Pat
J-GLOBAL ID：200903065796250801

コンデンサおよび半導体メモリデバイスの製造方法

Inventor：
デイートリツヒ ウイトマン

About デイートリツヒ ウイトマン

, 
ゲオルク テンペル

About ゲオルク テンペル


Applicant, Patent owner：
シーメンス アクチエンゲゼルシヤフト

About シーメンス アクチエンゲゼルシヤフト


Agent (1)： 富村 潔
Gazette classification：公開公報
Application number (International application number)：1996124112
Publication number (International publication number)：1996306886
Application date： Apr. 22, 1996
Publication date： Nov. 22, 1996
Summary：
【要約】 (修正有)【課題】 高品質で信頼性の高い強誘電性絶縁膜を用いたコンデンサとこれを利用した半導体メモリデバイスを製造する。【解決手段】 半導体基板2の上に被覆された接触金属化層16にトレンチを形成し、その内側に第2のコンデンサ電極として導電性の層19を少なくとも部分的に同形析出する。この導電性層19の表面でトレンチに面した側に強誘電体13から延びてきたスペーサとしての役割を果す強誘電体の補助層20を同形析出する。補助層20の表面上,即ちトレンチに面した側,に第1のコンデンサ電極として導電性層23を同形析出する。また補助層20を少なくとも部分的に除去し、コンデンサ電極としての両導電性層19、23の間の少なくとも一部に中空層26を形成する。
Claim (excerpt)：
半導体基板の上に形成された半導体回路装置において誘電体(13)ならびに第1(11)および第2(12)のコンデンサ電極を有するコンデンサ(9)を製造するための方法において、半導体回路装置の基板の上に被覆された層(16)にトレンチ(18)を形成する工程と、トレンチ(18)の側壁にトレンチ(18)の内側の第2のコンデンサ電極(12)に対する導電性層(19)を少なくとも部分的に同形析出する工程と、第2のコンデンサ電極(12)に対する導電性層(19)の上にトレンチ(18)の内側に誘電体(13)に対するスペーサとしての役割をする補助層(20)を同形析出する工程と、補助層(20)の上にトレンチ(18)の内側に第1のコンデンサ電極(11)に対する導電性層(23)を同形析出する工程と、補助層(20)を少なくとも部分的に除去し、またそれにより第1および第2のコンデンサ電極に対する両導電性層(19、23)の間の少なくとも1つの部分範囲に中空層(25)を露出させる工程と、第1および第2のコンデンサ電極に対する両導電性層(19、23)の間の露出された中空層(25)に誘電体(13)を析出する工程とを含んでいることを特徴とするコンデンサの製造方法。
IPC (8)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5)：
H01L 27/10 621 B ,  H01L 27/04 C ,  H01L 27/10 441 ,  H01L 27/10 651 ,  H01L 29/78 371
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM