Pat

J-GLOBAL ID：200903066389515570

電気素子,メモリ装置,および半導体集積回路

Inventor： 小佐野 浩一 ,  村岡 俊作 ,  三谷 覚 ,  名古 久美男
Applicant, Patent owner： 松下電器産業株式会社
Agent (11)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
Gazette classification：公開公報
Application number (International application number)：2005369090
Publication number (International publication number)：2007173515
Application date： Dec. 22, 2005
Publication date： Jul. 05, 2007
Summary：

【課題】再現性を高め、歩留まりを良くする。【解決手段】基板4上に下部電極3が形成され、下部電極3上に可変抵抗薄膜2が形成され、可変抵抗薄膜2上に上部電極1が形成される。電源5は、上部電極1と下部電極3との間に所定の電圧を印加する。可変抵抗薄膜2は、Fe(鉄)およびO(酸素)と構成元素をとして含み、且つ、膜厚方向に酸素含有量が変調されている。【選択図】図1

Claim (excerpt)：

第1の電極と、 第2の電極と、 前記第1の電極と前記第2の電極との間に接続される可変抵抗薄膜とを備え、 前記可変抵抗薄膜は、 Fe(鉄)およびO(酸素)を構成元素として含み、膜厚方向に酸素含有量が変調されている ことを特徴とする電気素子。

IPC (2)：

H01L 27/10 ,  G11C 13/00

FI (2)：

H01L27/10 451 ,  G11C13/00 A

F-Term (10)：

5F083FZ10 ,  5F083JA38 ,  5F083JA43 ,  5F083JA60 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA10 ,  5F083ZA12 ,  5F083ZA13

Patent cited by the Patent：

Cited by applicant (2)

• 米国特許第6,204,139号公報
  
• 半導体記憶素子及びこれを用いた半導体記憶装置
  Gazette classification：公開公報   Application number：特願2003-137651   Applicant：ソニー株式会社

Cited by examiner (1)

• 半導体記憶装置及びメモリセルアレイの消去方法
  Gazette classification：公開公報   Application number：特願2002-353732   Applicant：シャープ株式会社

Article cited by the Patent：

Cited by examiner (1)

• α-Fe2O3セラミックスにおける導電スイッチングのメモリー状態