Pat
J-GLOBAL ID:200903067092193562

多層回路基板およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 綿貫 隆夫 (外1名)
Gazette classification:公開公報
Application number (International application number):1999297126
Publication number (International publication number):2001118952
Application date: Oct. 19, 1999
Publication date: Apr. 27, 2001
Summary:
【要約】【課題】 ノイズの吸収に優れ、小型化が可能な多層回路基板およびその製造方法を提供する。【解決手段】 絶縁層を介して配線パターンが多層に形成された多層回路基板において、絶縁層11中に、該絶縁層11よりも誘電率の大きな強誘電体層16が表裏面を前記絶縁層11の表裏面と面一にして形成され、この強誘電体層16を挟んで両側に電極膜17、18が形成されることによりキャアパシタ19が内蔵されていることを特徴としている。
Claim (excerpt):
絶縁層を介して配線パターンが多層に形成された多層回路基板において、前記絶縁層中に、該絶縁層よりも誘電率が大きく、絶縁層と同一厚さの強誘電体層が表裏面を前記絶縁層の表裏面と面一にして形成され、この強誘電体層を挟んで両側に電極膜が形成されたキャパシタが内蔵されていることを特徴とする多層回路基板。
IPC (8):
H01L 23/12 ,  H01B 3/12 301 ,  H01B 3/12 303 ,  H01B 3/12 304 ,  H01B 3/12 312 ,  H01B 3/12 326 ,  H01B 3/12 337 ,  H05K 3/46
FI (9):
H01B 3/12 301 ,  H01B 3/12 303 ,  H01B 3/12 304 ,  H01B 3/12 312 ,  H01B 3/12 326 ,  H01B 3/12 337 ,  H05K 3/46 Q ,  H01L 23/12 B ,  H01L 23/12 N
F-Term (29):
5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA23 ,  5E346AA33 ,  5E346AA36 ,  5E346BB04 ,  5E346BB20 ,  5E346CC21 ,  5E346DD03 ,  5E346DD07 ,  5E346DD22 ,  5E346EE31 ,  5E346FF04 ,  5E346FF45 ,  5E346GG15 ,  5E346GG17 ,  5E346GG40 ,  5E346HH01 ,  5E346HH22 ,  5G303AA05 ,  5G303AB06 ,  5G303BA02 ,  5G303CA01 ,  5G303CB03 ,  5G303CB32 ,  5G303CB33 ,  5G303CB35 ,  5G303CB39
Patent cited by the Patent:
Cited by applicant (3) Cited by examiner (1)
  • 特開昭64-064394

Return to Previous Page