Pat
J-GLOBAL ID：200903067127714811

半導体装置および半導体記憶装置

Inventor：
柴山 晃徳

About 柴山 晃徳


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 小笠原 史朗
Gazette classification：公開公報
Application number (International application number)：2003290639
Publication number (International publication number)：2005064141
Application date： Aug. 08, 2003
Publication date： Mar. 10, 2005
Summary：
【課題】 本発明の目的は、メモリ等の様にアレイ状に記憶素子が配置され、その周囲にトランジスタが規則的に多数配置された半導体記憶装置の回路動作の安定化およびコンパクト化を図ることである。【解決手段】 本発明に係る半導体記憶装置は、アレイ状に配置された複数のメモリセルの周辺領域において、当該複数のメモリセルを駆動させるために当該複数のメモリセルの間隔に依存させて並設される複数のトランジスタ30と、複数のトランジスタ30のそれぞれの間において、隣り合うトランジスタ30と拡散層を共通化させた状態で形成され、ゲート電極が接地されることにより、当該隣り合うトランジスタ30同士を電気的に絶縁する複数のダミートランジスタ32とを備えている。【選択図】 図3
Claim (excerpt)：
同じ構成を有する複数の素子がアレイ状に配置された装置であって、 アレイ状に配置された前記複数の素子の周辺領域において、当該複数の素子を駆動させるために当該複数の素子の間隔に依存させて並設される複数のトランジスタと、 前記複数のトランジスタのそれぞれの間において、隣り合うトランジスタと拡散層を共通化させた状態で形成され、ゲート電極が接地されることにより、当該隣り合うトランジスタ同士を電気的に絶縁する複数のダミートランジスタとを備える、半導体装置。
IPC (3)：
H01L21/8244 ,  G11C11/41 ,  H01L27/11
FI (2)：
H01L27/10 381 ,  G11C11/34 345
F-Term (18)：
5B015HH01 ,  5B015HH03 ,  5B015JJ11 ,  5B015JJ21 ,  5B015PP04 ,  5F083AD00 ,  5F083BS00 ,  5F083CR00 ,  5F083EP00 ,  5F083FR00 ,  5F083GA09 ,  5F083GA11 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083NA01 ,  5F083NA05 ,  5F083ZA28
Patent cited by the Patent：
Cited by applicant (3)
  • SRAM装置
    Gazette classification：公開公報   Application number：特願2001-097674   Applicant：松下電器産業株式会社
  • 特開平4-125949
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平11-002918   Applicant：セイコーエプソン株式会社
Cited by examiner (2)
  • 特開平4-125949
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平11-002918   Applicant：セイコーエプソン株式会社

Return to Previous Page

TOP

BOTTOM