Pat

J-GLOBAL ID：200903067315135055

溝型半導体装置

Inventor： 篠原 俊朗 ,  星 正勝 ,  三原 輝儀
Applicant, Patent owner： 日産自動車株式会社
Agent (1)： 中村 純之助 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995121656
Publication number (International publication number)：1996316467
Application date： May. 19, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】同一半導体基板上に複数のドライバを形成するに際し、集積度を高めかつ動作時のオン抵抗の低減を図る。【構成】本発明においては、ソース電極108とドレイン電極109とが2層配線構造となっており、ドレイン領域となる基板内に高不純物濃度の埋込層から高不純物濃度の拡散部またはトレンチ部を設けこれにポリシリコンまたはAl等低抵抗材料を用いてドレインの引き出し部107を形成し、さらにドレイン開口部を複数のソース開口部が囲む構成としこれを周期的に配置し、かつこれらの配置形状を最適化することにより目的を達成している。

Claim (excerpt)：

半導体基板の第1主面側にドレイン電極とソース電極とゲート電極を有し、該ゲート電極が前記第1主面側に形成された溝の内部にゲート絶縁膜を介して形成されており、前記第1主面側に第1導電型によるドレイン領域が形成されており、前記ドレイン領域の上部に第2導電型のベース領域が形成されており、前記ベース領域の上部に第1導電型のソース領域が形成されており、前記ベース領域とソース領域を貫通するように前記ゲート電極が形成されており、前記ドレイン領域の底部に第1導電型の高濃度不純物領域または低抵抗領域が形成されており、該高濃度不純物領域または低抵抗領域と前記ドレイン電極を接続するドレイン引き出し領域およびドレイン開口部が形成されており、前記ベース領域及びソース領域を前記ソース電極と接続するためのソース開口部が形成されている、いわゆる横型のUMOSにおいて、前記ソ-ス電極と該ドレイン電極が上下に重なった部分を有する、いわゆる2層配線構造を有し、前記ドレイン開口部とソ-ス開口部が規則的に所定のピッチで配置されており、ドレイン開口部の枠に相似な形に沿ってドレイン開口部の周囲を取り囲むように複数のソ-ス開口部が列状に配置されて形成され、前記ソース開口部の周囲に該ゲート電極が形成されている事を特徴とする溝型半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/768

FI (4)：

H01L 29/78 653 A ,  H01L 21/90 A ,  H01L 21/90 J ,  H01L 29/78 652 S

Patent cited by the Patent：

Cited by applicant (3)

• 特開平2-036561
  
• 縦型MOSトランジスタおよびその製造方法
  Gazette classification：公開公報   Application number：特願平4-303981   Applicant：シャープ株式会社
• 絶縁ゲート形半導体装置
  Gazette classification：公開公報   Application number：特願平4-048230   Applicant：株式会社日立製作所