Pat
J-GLOBAL ID:200903068556482119
半導体装置およびその製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
山本 秀策
Gazette classification:公開公報
Application number (International application number):2001022533
Publication number (International publication number):2002231969
Application date: Jan. 30, 2001
Publication date: Aug. 16, 2002
Summary:
【要約】【課題】 寄生トランジスタ動作を防止するとともに、チップ面積の縮小化を図り、電極間の直列抵抗を減少させる。【解決手段】 層間絶縁膜2内にn-型ポリシリコン層4およびn+型ポリシリコン層5から成る少なくとも1つの半導体素子が電気的に絶縁されて形成されるとともに、各半導体素子のそれぞれの表面が、それぞれ電極(上部電極6または下部電極3)によって相互に接続されている。
Claim (excerpt):
複数の能動素子が絶縁層内に組み込まれた半導体装置であって、該絶縁層内に少なくとも1つの半導体素子が電気的に絶縁されて形成されるとともに、各半導体素子のそれぞれの表面が、それぞれ電極によって相互に接続されていることを特徴とする半導体装置。
IPC (5):
H01L 29/872
, H01L 21/265
, H01L 27/00 301
, H01L 27/04
, H01L 21/822
FI (7):
H01L 27/00 301 P
, H01L 29/48 F
, H01L 21/265 P
, H01L 27/04 A
, H01L 29/48 M
, H01L 29/48 E
, H01L 29/48 N
F-Term (39):
4M104AA01
, 4M104BB01
, 4M104BB02
, 4M104BB03
, 4M104BB14
, 4M104BB18
, 4M104BB25
, 4M104BB28
, 4M104CC01
, 4M104CC03
, 4M104DD08
, 4M104DD16
, 4M104DD17
, 4M104DD37
, 4M104DD43
, 4M104DD56
, 4M104DD65
, 4M104DD75
, 4M104DD78
, 4M104DD81
, 4M104DD84
, 4M104DD88
, 4M104DD89
, 4M104DD91
, 4M104EE08
, 4M104EE14
, 4M104EE17
, 4M104FF13
, 4M104FF26
, 4M104GG02
, 4M104GG03
, 4M104HH18
, 4M104HH20
, 5F038AV04
, 5F038DF01
, 5F038EZ13
, 5F038EZ14
, 5F038EZ15
, 5F038EZ20
Patent cited by the Patent:
Cited by applicant (2)
-
面実装型半導体装置
Gazette classification:公開公報
Application number:特願平6-071450
Applicant:オリジン電気株式会社
-
ショットキーダイオードおよびその製造方法
Gazette classification:公開公報
Application number:特願平9-166863
Applicant:株式会社日立製作所, 日立原町電子工業株式会社
Cited by examiner (2)
-
面実装型半導体装置
Gazette classification:公開公報
Application number:特願平6-071450
Applicant:オリジン電気株式会社
-
ショットキーダイオードおよびその製造方法
Gazette classification:公開公報
Application number:特願平9-166863
Applicant:株式会社日立製作所, 日立原町電子工業株式会社
Return to Previous Page