Pat
J-GLOBAL ID:200903068882210927
半導体表面の微細パターン形成方法
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
中村 純之助 (外2名)
Gazette classification:公開公報
Application number (International application number):1999033800
Publication number (International publication number):2000232095
Application date: Feb. 12, 1999
Publication date: Aug. 22, 2000
Summary:
【要約】【課題】凸型のパターンを形成したモールドを半導体表面上のレジスト膜に押し付けることにより半導体表面を微細加工する方法において、該凸型の形状を忠実に反映した凹型よりなるパターンを半導体表面に転写する方法を提供すること。【解決手段】凸型のパターンを有するSiC製モールドを準備し、半導体ウエハ上に形成されたレジスト膜に該モールドを押し付けて、圧痕のパターンをレジスト膜に転写し、イオンミリングによってレジストと半導体とをエッチングした後、半導体上に残存するレジストを除去する方法を構成することによって課題を解決する。
Claim (excerpt):
凹凸型のパターンを形成したモールドを、半導体表面に形成したレジスト膜に押し付けることにより該レジスト膜表面に該パターンの凹凸反転パターンを転写する第1の工程と、該第1の工程後の該レジスト膜とその下の半導体表面を材料選択性の低いドライエッチング法で加工する第2の工程とからなることを特徴とする半導体表面の微細パターン形成方法。
IPC (2):
H01L 21/3065
, H01L 21/306
FI (2):
H01L 21/302 B
, H01L 21/302 P
F-Term (15):
5F004AA00
, 5F004BA17
, 5F004BB18
, 5F004DA26
, 5F004DB00
, 5F004DB01
, 5F004DB20
, 5F004DB22
, 5F004DB26
, 5F004DB27
, 5F004EA10
, 5F004EA28
, 5F004EA40
, 5F004EB08
, 5F004FA08
Patent cited by the Patent:
Cited by examiner (3)
-
薄膜パターン製造方法
Gazette classification:公開公報
Application number:特願平3-270458
Applicant:株式会社日立製作所
-
粗面ポリシリコン膜の形成方法
Gazette classification:公開公報
Application number:特願平7-015638
Applicant:宮崎沖電気株式会社, 沖電気工業株式会社
-
多層配線構造を有する半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-292300
Applicant:川崎製鉄株式会社
Return to Previous Page