Pat

J-GLOBAL ID：200903068938592720

半導体素子収納パッケージ

Inventor： 福田 和之 ,  嶋岡 誠 ,  金子 聡 ,  岩藤 泰典
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 鵜沼 辰之
Gazette classification：公開公報
Application number (International application number)：1997340359
Publication number (International publication number)：1999176966
Application date： Dec. 10, 1997
Publication date： Jul. 02, 1999
Summary：

【要約】【課題】 導電性回路パターンを形成したプラスチック成形品で構成された半導体素子収納パッケージで、GHz帯のように変調周波数が高い場合でも変調信号を反射や損失で低下させずに高速で半導体素子を駆動する。【解決手段】 半導体レーザモジュールのパッケージ1を、プラスチック材料で内部をくり貫いた箱型形状に樹脂モールド成形し、パッケージ1の一端面には複数個の放熱用フィン2を設け、パッケージ側壁に、半導体素子5と電気的に接続され、かつプリント基板に接続される電極リード端子を構成する複数個の突起部3を設けている。半導体素子5と電気的に接続するマイクロストリップ線路を含む導電性回路パターン4は、パッケージ1の表面に三次元的に多層にパターンニング形成して取り付けられており、それぞれの電極リード端子の突起部3につながっている。放熱用フィン2と前記突起部3はパッケージの樹脂モールド成形時に一体成形されている。

Claim (excerpt)：

半導体素子と、この半導体素子と電気的に外部接続される導電性回路パターンと、この導電性回路パターンが形成され前記半導体素子を内部に搭載する樹脂モールド成形品からなる半導体素子収納パッケージにおいて、前記導電性回路パターンが三次元的に前記樹脂モールド成形品に形成され、かつ前記導電性回路パターンの少なくとも一部がマイクロストリップ線路で構成されていることを特徴とする半導体素子収納パッケージ。

IPC (3)：

H01L 23/02 ,  G02B 6/42 ,  H01S 3/18

FI (3)：

H01L 23/02 F ,  G02B 6/42 ,  H01S 3/18

Patent cited by the Patent：

Cited by examiner (2)

• チツプキヤリア
  Gazette classification：公開公報   Application number：特願平3-296969   Applicant：株式会社東芝
• 半導体レーザモジュール
  Gazette classification：公開公報   Application number：特願平6-296619   Applicant：日本電気株式会社