半導体装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996246690
Publication number (International publication number)：1998092924
Application date： Sep. 18, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】多層配線間を電気的に接続するヴィア・プラグ全体の抵抗を下げる。【解決手段】基板/絶縁膜10上にエッチング・ストッパ11を介して第1の層間絶縁膜(絶縁膜)12が形成されている。第1の層間絶縁膜12に設けられた溝内にバリアメタル層13を介して、Cu埋め込み配線14が形成されている。そして、第1の層間絶縁膜12上に、エッチング・ストッパ15,酸化・拡散防止膜16を介して第2の層間絶縁膜17が形成されている。層間絶縁膜17上に、エッチング・ストッパ18を介して第3の層間絶縁膜19が形成され、上部にエッチング・ストッパ20が形成されている。層間絶縁膜17にはヴィア・ホールが、そして第3の層間絶縁膜19には溝が形成され、内壁部にはバリアメタル21が形成されている。そして、溝及びヴィア・ホール内にはバリアメタル21を介して、Cu膜22が埋め込まれている。

Claim (excerpt)：

半導体基板上の絶縁膜上に形成された第1の配線と、この第1の配線及び前記絶縁膜上に形成された層間絶縁膜と、前記第1の配線に接続するため、前記層間絶縁膜に開口されたヴィア・ホールと、このヴィア・ホールの側壁部及び前記層間絶縁膜の配線領域上に形成されたバリアメタル層と、前記第1の配線と同一材料からなり、前記ヴィア・ホールを埋め込むように形成され、前記層間絶縁膜上に前記バリアメタル層を介して形成され、且つ前記ヴィア・ホール底部では前記第1の配線に直接接続された第2の配線とを具備してなることを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (4)

半導体素子の製造方法
Gazette classification：公開公報 Application number：特願平4-252812 Applicant：沖電気工業株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-010852 Applicant：日本電信電話株式会社
特開平4-061360

Show all

Return to Previous Page