Pat

J-GLOBAL ID：200903070314945321

高耐圧半導体装置

Inventor： 安原 紀夫 ,  中村 和敏 ,  川口 雄介
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999215318
Publication number (International publication number)：2001044424
Application date： Jul. 29, 1999
Publication date： Feb. 16, 2001
Summary：

【要約】【課題】 従来の製造技術で実現可能な構造でオン抵抗の低い高耐圧半導体装置を提供する。【解決手段】 p型ボディ領域2とn型バッファ領域4の間のドリフト領域には複数のトレンチ12が形成され、トレンチ12の側面と底面にはシリコン酸化膜13が形成され、その内部にはSIPOS膜14が埋め込まれている。トレンチ12はRIE等で形成され、SIPOS膜14はLPCVD等の方法により堆積し、余分な部分をRIEなどのドライエッチングで除去することができる。トレンチ12のソース側の端ではSIPOS膜14はソース電極7に接続され、ドレイン側の端ではSIPOS膜14はドレイン電極8に直接または抵抗を介して接続されている。高電圧印加時にn型ドリフト領域6にはトレンチ12との界面からも空乏層が広がるため、高耐圧を損なわずにn型ドリフト領域6の不純物濃度を高くすることができ、従ってドリフト領域の抵抗を下げることができる。

Claim (excerpt)：

高抵抗半導体層に形成された高耐圧半導体装置であって、前記高耐圧半導体装置のドリフト領域に、電流の流れる向きに概ね平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜はドレイン電極に直接または抵抗を介して接続されていることを特徴とする高耐圧半導体装置。

FI (3)：

H01L 29/78 301 W ,  H01L 29/78 652 H ,  H01L 29/78 652 P

F-Term (13)：

5F040DA00 ,  5F040DA22 ,  5F040DB01 ,  5F040DB10 ,  5F040DC01 ,  5F040EB01 ,  5F040EB12 ,  5F040EB13 ,  5F040EF01 ,  5F040EF13 ,  5F040EF18 ,  5F040EM00 ,  5F040EM01

Patent cited by the Patent：

Cited by examiner (3)

• 高耐圧半導体素子
  Gazette classification：公開公報   Application number：特願平5-188855   Applicant：株式会社東芝
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-004918   Applicant：富士電機株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平8-137160   Applicant：日本電気株式会社