Pat
J-GLOBAL ID：200903070747677283

半導体装置を形成する方法

Inventor：
サクール、ランディール・ピー

About サクール、ランディール・ピー


Applicant, Patent owner：
マイクロン・テクノロジー・インコーポレーテッド

About マイクロン・テクノロジー・インコーポレーテッド


Agent (1)： 大橋 邦彦
Gazette classification：公表公報
Application number (International application number)：2000529752
Publication number (International publication number)：2002502126
Application date： Jan. 21, 1999
Publication date： Jan. 22, 2002
Summary：
【要約】半導体装置の形成において、酸化層を形成する諸ステップを含む処理方法が提供されている。実施方法は一連の酸化ステップを含み、光学的な介在クリーニングが酸化後の任意のコンディショニング・ステップと共に伴われる。好適実施例において、これら諸ステップはクラスター化され、それらクラスター化されたプロセス・チャンバー間の移送は窒素或は真空等の制御された環境内で執り行われる。ある種の実施例において、本方法は、フラッシュ型EEPROMに対するトンネル酸化物等の装置の一部として、或は、一般的なゲート酸化物として使用される酸化層を提供する。代替的には、これら諸ステップは酸化を通じて基板の様々なレベルを形作り、それによって埋め込まれたメモリ・アーキテクチャを可能としている。酸化ステップ間のクリーニングはより大きく欠陥から解放された酸化層を提供するか、或は、より大きく欠陥から解放された基板レベルへのアクセスを提供する長所を提示する。
Claim (excerpt)：
製造過程における半導体装置の表面に対して誘電体を設ける方法であって、 前記表面を洗浄する段階と、 前記表面上に、酸化物及びオキシニトライドを含むグループから選択された物質を形成する段階と、 前記物質の一部を除去する段階と、の諸段階を含む装置。
IPC (3)：
H01L 21/316 ,  H01L 21/28 ,  H01L 21/304 645
FI (4)：
H01L 21/316 X ,  H01L 21/316 S ,  H01L 21/28 ,  H01L 21/304 645 D
F-Term (16)：
4M104CC05 ,  4M104EE03 ,  4M104GG16 ,  5F058BA06 ,  5F058BD04 ,  5F058BD05 ,  5F058BD15 ,  5F058BE03 ,  5F058BE04 ,  5F058BF55 ,  5F058BF56 ,  5F058BF62 ,  5F058BF64 ,  5F058BF78 ,  5F058BJ01 ,  5F058BJ10
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM