Pat
J-GLOBAL ID：200903071166247780

回路基板およびその製法

Inventor：
中澤 秀司

About 中澤 秀司

, 
古瀬 辰治

About 古瀬 辰治

, 
平原 誠一郎

About 平原 誠一郎

, 
井本 晃

About 井本 晃


Applicant, Patent owner：
京セラ株式会社

About 京セラ株式会社


Gazette classification：公開公報
Application number (International application number)：1999185834
Publication number (International publication number)：2001015875
Application date： Jun. 30, 1999
Publication date： Jan. 19, 2001
Summary：
【要約】【課題】異種材料の同時焼成に際して、クラックやデラミネーションを防止できるとともに、x-y方向における収縮率を容易にかつ安価に小さくできる回路基板およびその製法を提供する。【解決手段】複数の絶縁層1を積層してなり、該複数の絶縁層1のうち少なくとも1層が、他の絶縁層1b〜1fと焼成収縮開始温度が異なる異種材料絶縁層1a、1gであり、かつ他の絶縁層1b〜1fが、MgTiO3 またはMgTiO3 -CaTiO3 を主成分とし、B、アルカリ金属、Si、アルカリ土類金属を含有するものである。
Claim (excerpt)：
複数の絶縁層を積層してなり、該複数の絶縁層のうち少なくとも1層が、他の絶縁層と焼成収縮開始温度が異なる異種材料絶縁層であり、かつ前記他の絶縁層が、MgTiO3 またはMgTiO3 -CaTiO3 を主成分とし、B、アルカリ金属、Si、アルカリ土類金属を含有することを特徴とする回路基板。
IPC (3)：
H05K 1/03 630 ,  C04B 35/46 ,  H05K 3/46
FI (3)：
H05K 1/03 630 J ,  H05K 3/46 T ,  C04B 35/46 F
F-Term (16)：
4G031AA03 ,  4G031AA04 ,  4G031AA11 ,  4G031AA39 ,  4G031AA40 ,  4G031BA09 ,  4G031BA12 ,  4G031CA03 ,  4G031GA02 ,  5E346AA38 ,  5E346CC16 ,  5E346CC21 ,  5E346EE08 ,  5E346GG09 ,  5E346GG28 ,  5E346HH31
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM