Pat

J-GLOBAL ID：200903071203438095

記憶素子

Inventor： 荒谷 勝久 ,  対馬 朋人 ,  成沢 浩亮 ,  大塚 渉 ,  八野 英生
Applicant, Patent owner： ソニー株式会社
Agent (2)： 角田 芳末 ,  磯山 弘信
Gazette classification：公開公報
Application number (International application number)：2004214603
Publication number (International publication number)：2006040946
Application date： Jul. 22, 2004
Publication date： Feb. 09, 2006
Summary：

【課題】 容易にかつ高密度に製造することが可能となる構成の記憶素子を提供する。【解決手段】 2つの電極1,4の間に記録層2,3を有して成り、これら2つの電極1,4に極性の異なる電位を印加することにより、可逆的に記録層2,3の抵抗値が変化する抵抗変化素子10によりメモリセルが構成され、隣接する複数のメモリセルにおいて、抵抗変化素子10の記録層を構成する少なくとも一部の層2,3が同一層により共通に形成されている記憶素子を構成する。【選択図】 図1

Claim (excerpt)：

2つの電極の間に記録層を有して成り、前記2つの電極に極性の異なる電位を印加することにより、可逆的に前記記録層の抵抗値が変化する抵抗変化素子により、それぞれのメモリセルが構成され、 隣接する複数の前記メモリセルにおいて、前記抵抗変化素子の前記記録層を構成する少なくとも一部の層が同一層により共通に形成されている ことを特徴とする記憶素子。

IPC (1)：

H01L 27/10

FI (1)：

H01L27/10 451

F-Term (12)：

5F083FZ10 ,  5F083GA27 ,  5F083JA35 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19 ,  5F083PR40

Patent cited by the Patent：

Cited by applicant (1)

• プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
  Gazette classification：公表公報   Application number：特願2000-599033   Applicant：アリゾナボードオブリージェンツ

Cited by examiner (2)

• 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
  Gazette classification：公開公報   Application number：特願2002-242653   Applicant：ソニー株式会社
• 1T1R型抵抗メモリアレイを製造する方法
  Gazette classification：公開公報   Application number：特願2003-167121   Applicant：シャープ株式会社