1T1R型抵抗メモリアレイを製造する方法

Inventor： ,
Applicant, Patent owner：
Agent (3)：山本秀策 , 安村高明 , 大塩竹志
Gazette classification：公開公報
Application number (International application number)：2003167121
Publication number (International publication number)：2004119958
Application date： Jun. 11, 2003
Publication date： Apr. 15, 2004
Summary：

【課題】1T1R型抵抗メモリアレイを形成する方法が提供すること【解決手段】1T1R型抵抗メモリアレイ構造を半導体基板上に形成する方法は、a)ゲート誘電体の上に重なるポリサイド/酸化物/窒化物ゲートスタックを該半導体基板上に形成する工程と、b)該ゲートスタックに隣接するソースおよびドレイン領域を生成する工程と、c)サリサイド化処理を行って、露出しているソースおよびドレイン領域の上にケイ化物を形成する工程とd)該ゲートスタックに沿って、窒化物サイドウォールを形成する工程と、e)シリコン酸化物絶縁層を堆積し、該ゲートスタックと同じレベルになるように平板化する工程と、f)該ドレイン領域と接続するビットコンタクトをパターニングし、エッチングする工程と、g)底部電極を堆積して平板化する工程と、h)抵抗メモリ材料の層を堆積する工程と、i)該抵抗メモリ材料の層の上に上部電極を形成する工程とを包含する。【選択図】図2

Claim (excerpt)：

1T1R型抵抗メモリアレイ構造を半導体基板上に形成する方法であって、 a)ゲート誘電体の上に重なるポリサイド/酸化物/窒化物ゲートスタックを該半導体基板上に形成する工程と、 b)該ゲートスタックに隣接するソースおよびドレイン領域を生成する工程と、 c)サリサイド化処理を行って、露出しているソースおよびドレイン領域の上にケイ化物を形成する工程と d)該ゲートスタックに沿って、窒化物サイドウォールを形成する工程と、 e)シリコン酸化物絶縁層を堆積し、該ゲートスタックと同じレベルになるように平板化する工程と、 f)該ドレイン領域と接続するビットコンタクトをパターニングし、エッチングする工程と、 g)底部電極を堆積し、平板化する工程と、 h)抵抗メモリ材料の層を堆積する工程と、 i)該抵抗メモリ材料の層の上に上部電極を形成する工程とを包含する、方法。

IPC (4)：

H01L27/10 , H01L27/105 , H01L39/00 , H01L43/08

FI (4)：

H01L27/10 451 , H01L39/00 Z , H01L43/08 Z , H01L27/10 447

F-Term (13)：

4M113AC01 , 4M113AD22 , 4M113AD63 , 4M113AD67 , 4M113AD68 , 4M113CA31 , 5F083CR15 , 5F083JA02 , 5F083JA19 , 5F083JA38 , 5F083JA40 , 5F083JA60 , 5F083NA01

Patent cited by the Patent：

Cited by examiner (9)

磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法
Gazette classification：公開公報 Application number：特願2001-295704 Applicant：キヤノン株式会社
磁気半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願2001-004395 Applicant：株式会社日立製作所
強磁性体メモリおよびその情報再生方法
Gazette classification：公開公報 Application number：特願2000-334492 Applicant：キヤノン株式会社

Show all

Article cited by the Patent：

Cited by examiner (2)

Electric-pulse-induced reversible resistance change effect in magnetoresistive films
Switching effect perpendicular to the plane of Pr0.5Ca0.5MnO3-y thin films

Return to Previous Page