記憶装置とその製造方法および使用方法、半導体装置とその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：佐藤隆久
Gazette classification：公開公報
Application number (International application number)：2002242653
Publication number (International publication number)：2004006579
Application date： Aug. 22, 2002
Publication date： Jan. 08, 2004
Summary：

【課題】高精度のアライメントを必要とせずに製造することができる記憶装置とその製造方法、そのように製造した記憶装置の使用方法を提供する。【解決手段】基板Subに第1の最小加工寸法で形成された周辺回路部(第1半導体部)が形成され、その上層に、第1の最小加工寸法よりも小さい第2の最小加工寸法で形成されたメモリ部(第2半導体部)とが積層した構造であり、メモリ部(第2半導体部)は第2の最小加工寸法よりも大きなアライメント精度で周辺回路部(第1半導体部)に対して積層されている構成とする。あるいは、メモリ部においてワード線WLとビット線BLが交差する領域に2端子デバイスからなるメモリセルが形成され、ワード線およびビット線と周辺回路部を接続するコンタクト部はそれぞれワード線とビット線の延伸する方向に2列以上に配置された構成である。【選択図】図1

Claim (excerpt)：

第1の最小加工寸法で形成された周辺回路部と、前記周辺回路部の上層に積層され、前記第1の最小加工寸法よりも小さい第2の最小加工寸法で形成された複数のメモリセルを有するメモリ部と、前記周辺回路部と前記メモリ部を接続するコンタクト部とを有し、前記メモリ部は、前記第2の最小加工寸法よりも大きなアライメント精度で前記周辺回路部に対して積層されている記憶装置。

IPC (3)：

H01L27/10 , H01L27/00 , H01L27/105

FI (5)：

H01L27/10 481 , H01L27/10 431 , H01L27/10 451 , H01L27/00 301C , H01L27/10 447

F-Term (27)：

5F083CR12 , 5F083CR14 , 5F083CR15 , 5F083EP02 , 5F083EP18 , 5F083FR01 , 5F083FZ10 , 5F083GA10 , 5F083JA22 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083KA01 , 5F083LA12 , 5F083LA16 , 5F083LA21 , 5F083MA01 , 5F083MA16 , 5F083PR01 , 5F083PR23 , 5F083PR40 , 5F083ZA01 , 5F083ZA20 , 5F083ZA21

Patent cited by the Patent：

Cited by examiner (10)

多層構造のメモリ装置及びその製造方法
Gazette classification：公開公報 Application number：特願2000-200275 Applicant：セイコーエプソン株式会社
MRAMメモリ
Gazette classification：公開公報 Application number：特願2001-116879 Applicant：インフィニオンテクノロジーズアクチエンゲゼルシャフト
読み出し専用メモリ装置
Gazette classification：公開公報 Application number：特願平9-303190 Applicant：ルーセントテクノロジーズインコーポレイテッド

Show all

Return to Previous Page