Pat

J-GLOBAL ID：200903071290808774

半導体装置およびダミーパターンの配置方法

Inventor： 川島 光 ,  岡田 昌和 ,  木谷 剛 ,  五十嵐 元繁
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外4名)
Gazette classification：公開公報
Application number (International application number)：2001012789
Publication number (International publication number)：2002009161
Application date： Jan. 22, 2001
Publication date： Jan. 11, 2002
Summary：

【要約】【課題】 半導体装置の平坦性を向上する。【解決手段】 本発明の半導体装置は、半導体基板1と、半導体基板1の素子分離領域に、第1A/Aダミーパターン5aと、第1A/Aダミーパターン5aよりもピッチの小さい第2A/Aダミーパターン5bとを備える。第1および第2A/Aダミーパターン5a,5bの配置は、別ステップで行なう。本発明の半導体装置は、他の局面では、半導体基板上の領域を複数に分割するメッシュ領域内の素子パターンの占有率に応じて配置されたダミーパターンを有する。

Claim (excerpt)：

半導体基板上に形成された素子パターンと、前記素子パターンと同一レイヤに配置される第1ダミーパターンと、前記素子パターンと同一レイヤに配置され、前記第1ダミーパターンと異なるピッチの第2ダミーパターンと、を備えた、半導体装置。

IPC (6)：

H01L 21/82 ,  G06F 17/50 658 ,  H01L 21/76 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822

FI (5)：

G06F 17/50 658 M ,  H01L 21/82 D ,  H01L 21/76 L ,  H01L 21/88 S ,  H01L 27/04 A

F-Term (32)：

5B046AA08 ,  5B046BA05 ,  5F032AA34 ,  5F032AA44 ,  5F032AA77 ,  5F032AA84 ,  5F032BA02 ,  5F032BA05 ,  5F032CA16 ,  5F032DA00 ,  5F032DA78 ,  5F032DA80 ,  5F033HH00 ,  5F033UU03 ,  5F033VV02 ,  5F033XX01 ,  5F038CA02 ,  5F038CA17 ,  5F038CA18 ,  5F038CD10 ,  5F038EZ20 ,  5F064BB35 ,  5F064CC09 ,  5F064DD01 ,  5F064DD10 ,  5F064DD13 ,  5F064DD14 ,  5F064DD24 ,  5F064DD50 ,  5F064EE22 ,  5F064EE56 ,  5F064HH06

Patent cited by the Patent：

Cited by applicant (4)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平11-327103   Applicant：日本電気株式会社
• ダミー構造体を有する集積回路およびその形成方法
  Gazette classification：公開公報   Application number：特願平9-237832   Applicant：モトローラ・インコーポレイテッド
• 平坦化パターンの生成方法、平坦化パターンの生成装置及び半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平9-048838   Applicant：松下電器産業株式会社
• 半導体集積回路及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-199485   Applicant：東芝マイクロエレクトロニクス株式会社, 株式会社東芝