Pat
J-GLOBAL ID：200903072338675107
情報処理装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
作田 康夫
Gazette classification：公開公報
Application number (International application number)：2003005241
Publication number (International publication number)：2004220218
Application date： Jan. 14, 2003
Publication date： Aug. 05, 2004
Summary：
【課題】PCIバスに代表される汎用のIOバスを有するサーバにおいて、IOデバイス発のトランザクションによる他のLPARの資源へのアクセスを防止し、信頼性の高いLPAR環境を提供する。【解決手段】(1) IOデバイスからのトランザクションのアクセス対象が、該トランザクションを発生したデバイスが属するLPARに割り付けられた資源以外の場合には、CPUにエラーとして報告すると共にIOバス上で、該トランザクションをIOバス上で完了させる。(2) IOデバイス間のトランザクションによる他LPAR資源へのアクセスを防止するために、全IOデバイスの組み合わせ毎に1ビットのアクセス許可ビットを設け、該ビットが所定の値のときのみアクセスを許可する。(3) IOスロット単位でリセット信号を設けることで、他のLPARに影響を与えず、特定のLPARに割り付けられたIOスロットのみをリセットすることを可能にする。【効果】IOデバイス発のトランザクションによる他のLPAR資源へのアクセスを防止すると共に、適切なエラー処理を行うことを可能とし、信頼性を向上させている。
Claim (excerpt)：
複数のCPUを接続することができるCPUバスと、IOバスおよび、メモリインタフェース、クロスバインタフェースを備える情報処理装置において、
複数の論理区画(LPAR)を設定可能であり、各LPARにはサーバの資源(CPU・メモリ・IO)の一部または全部を割り付けることで個別にOSが稼動するシステムであって、このLPARの制御を行うハイパバイザを有しており、
前記IOバスからのアクセス対象が、該アクセスが発生したデバイスが属するLPARに割り付けられた資源以外の場合には、エラーとして報告すると共に、該アクセスに関してIOバス上で完了させる手段と、
前記IOバスからのアクセスの対象が、メモリの場合、該アクセスを発生したデバイスが属するLPARで確保しているアドレス領域にアドレスを変換する手段を有することを特徴とする情報処理装置。
IPC (3)：
G06F9/46
, G06F11/30
, G06F15/177
G06F9/46 350
, G06F11/30 305H
, G06F15/177 678A
, G06F15/177 682B
5B042GA22
, 5B042GA33
, 5B042JJ47
, 5B042KK01
, 5B042KK09
, 5B045BB16
, 5B045DD02
, 5B045DD07
, 5B045DD10
, 5B045EE03
, 5B045JJ02
, 5B045JJ07
, 5B098AA03
, 5B098HH01
, 5B098HH04
, 5B098HH07
, 5B098JJ08
