Pat
J-GLOBAL ID：200903072383824873

基板上での多孔質半導体膜の製造方法

Inventor：
ドゥア、ミッチェル

About ドゥア、ミッチェル

, 
シュミット、アンドレアス

About シュミット、アンドレアス

, 
ネレス、ガブリエーレ

About ネレス、ガブリエーレ

, 
安田 章夫

About 安田 章夫


Applicant, Patent owner：
ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング

About ソニー ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング


Agent (1)： 佐藤 隆久
Gazette classification：公表公報
Application number (International application number)：2007508738
Publication number (International publication number)：2007534119
Application date： Jan. 17, 2005
Publication date： Nov. 22, 2007
Summary：
本発明は、多孔質半導体膜の製造方法と、そのような製造から得られる膜に関する。さらに、そのような膜を組み込んだ電子デバイスと、そのような膜の可能な使用に関する。
Claim (excerpt)：
a)第1基板上に、接着層に付けられた多孔質半導体層と前記第1基板の間の電気的かつ機械的な接触を供することができる接着層を形成する工程と、 b)第2基板上に多孔質半導体層を形成する工程と、 c)前記多孔質半導体層を前記接着層上に転写する工程と、 工程b)またはc)の後で、任意に、nは2〜100の整数、好ましくは2〜20、さらに好ましくは2〜10であって、第3、第4、第5、・・・第n、第n+1基板上に、第2、第3、第4、・・・第n多孔質半導体膜を形成する工程と、前記第2、第3、第4、第5、・・・第n多孔質半導体膜を前記第1、第2、第3、第4、・・・第n-1多孔質半導体膜上にそれぞれ転写する工程と、さらに任意に、ひとつ、いくつか、または、第2、第3、第4、第5、・・・第n多孔質半導体層のそれぞれの上に、上層に次の半導体層がそれぞれ転写される、さらなる接着層を形成する工程と を有する基板上での多孔質半導体膜の製造方法。
IPC (4)：
H01M 14/00 ,  H01L 31/04 ,  B82B 3/00 ,  H01L 21/205
FI (4)：
H01M14/00 P ,  H01L31/04 Z ,  B82B3/00 ,  H01L21/205
F-Term (34)：
5F045AB40 ,  5F045CA13 ,  5F045EB19 ,  5F051AA14 ,  5F051FA02 ,  5F051FA03 ,  5F051FA04 ,  5F051FA06 ,  5F051FA13 ,  5F051FA15 ,  5F051GA02 ,  5F051GA05 ,  5H032AA06 ,  5H032AS06 ,  5H032AS19 ,  5H032BB02 ,  5H032BB05 ,  5H032BB06 ,  5H032BB07 ,  5H032BB10 ,  5H032CC11 ,  5H032CC14 ,  5H032EE01 ,  5H032EE02 ,  5H032EE04 ,  5H032EE07 ,  5H032EE12 ,  5H032EE16 ,  5H032HH01 ,  5H032HH04 ,  5H032HH05 ,  5H032HH06 ,  5H032HH07 ,  5H032HH10
Patent cited by the Patent：
Cited by applicant (2)
  • WO91/16719号パンフレット
  • H. Lindstroem, et al, ナノ構造薄膜電極の製造方法,WO00/72373号パンフレット
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM