半導体基板およびその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (2)：恩田博宣 , 恩田誠
Gazette classification：公開公報
Application number (International application number)：2007100688
Publication number (International publication number)：2007201499
Application date： Apr. 06, 2007
Publication date： Aug. 09, 2007
Summary：

【課題】エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有していながら、そのアライメントマーク形成領域に、より認識性の高いアライメントマークを備える半導体基板およびその製造方法を提供する。【解決手段】アライメントマーク形成領域A1にトレンチ溝21からなるアライメントパターンを形成し、該アライメントパターンを覆う態様で透光性の膜材3aを成膜する。次いで、拡散層形成領域A2にトレンチ溝22を形成し、このトレンチ溝22を埋め込むかたちでエピタキシャル膜4を成膜する。その後、上記膜材3aによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマークM1aを形成する。こうして形成されたアライメントマークM1aを用い、拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。【選択図】図2

Claim (excerpt)：

エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、前記アライメントマークは、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層の有無に対応して結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなることを特徴とする半導体基板。

IPC (4)：

H01L 21/027 , H01L 29/78 , H01L 29/12 , H01L 21/336

FI (5)：

H01L21/30 522B , H01L29/78 652H , H01L29/78 652T , H01L29/78 658E , H01L29/78 652N

F-Term (9)：

5F046EA03 , 5F046EA09 , 5F046EA12 , 5F046EA13 , 5F046EA16 , 5F046EA23 , 5F046EA24 , 5F046EA26 , 5F046EB01

Patent cited by the Patent：

Cited by applicant (1)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2000-237346 Applicant：株式会社デンソー

Cited by examiner (8)

特開平1-169963
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平11-116625 Applicant：株式会社トーキン
特開平1-194417

Show all

Return to Previous Page