Pat
J-GLOBAL ID：200903073397016296

薄膜トランジスタ、論理ゲート装置および薄膜トランジスタアレイ

Inventor：
石塚 芳樹

About 石塚 芳樹

, 
三橋 浩

About 三橋 浩

, 
川久 慶人

About 川久 慶人


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1997048438
Publication number (International publication number)：1998229202
Application date： Feb. 17, 1997
Publication date： Aug. 25, 1998
Summary：
【要約】【課題】 移動度が高くかつ特性が均一な薄膜トランジスタ(アレイ)を提供する。【解決手段】 非単結晶の結晶質シリコンからなる半導体膜内の結晶粒径の分布の異方性とソース・ドレイン電極の配列位置に注目し、ソース・ドレイン電極を、結晶粒径が大きく移動度の大きな領域のみを通ってキャリアが移動できるように揃えて、複数の薄膜トランジスタを形成する。所定の薄膜トランジスタアレイを構成するすべての薄膜トランジスタにおいて、キャリアは結晶粒径が小さく移動度が小さい領域に遮られることなくソース・ドレイン間を移動することができ、したがって、所定の薄膜トランジスタアレイを構成するすべての薄膜トランジスタにおいてキャリア移動度が小さく、かつ複数の薄膜トランジスタ間での特性のばらつきが極めて小さな高性能な薄膜トランジスタアレイとなる。
Claim (excerpt)：
非単結晶の結晶質シリコンからなり、第1の平均粒径を有する第1の領域と、第1の平均粒径より小さな第2の平均粒径を有する第2の領域とを有する半導体膜と、この半導体膜の第1の領域を中心にキャリアが移動できるように前記半導体膜と接合したソース領域およびドレイン領域とを具備した薄膜トランジスタ。
IPC (4)：
H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  G09F 9/33
FI (4)：
H01L 29/78 627 G ,  G02F 1/136 500 ,  G09F 9/33 F ,  H01L 29/78 613 Z
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM