Pat
J-GLOBAL ID:200903073528125886

半導体装置の製法

Inventor:
Applicant, Patent owner:
Agent (1): 西藤 征彦
Gazette classification:公開公報
Application number (International application number):1998203690
Publication number (International publication number):2000036506
Application date: Jul. 17, 1998
Publication date: Feb. 02, 2000
Summary:
【要約】【課題】半導体素子と配線回路基板の接続に際して、従来のようなフラックス処理を必要とせずに、上記両者を強固に接続することができ、製造工程が簡略化された半導体装置の製法を提供する。【解決手段】複数の球状の接続用電極部2が設けられた配線回路基板1上に、上記接続用電極部2を介して封止用樹脂シート10を載置し、ついで、上記封止用樹脂シート10上の所定位置に、半導体素子3を載置する。その後、上記封止用樹脂シート10を加熱溶融して溶融状態とし、上記半導体素子3と上記配線回路基板1との間の空隙内に上記溶融状態の樹脂を充填し、硬化させることにより上記空隙を樹脂封止して封止樹脂層を形成する。とともに、上記封止用樹脂シート10中の塩素成分および有機酸成分の少なくとも一方により、上記接続用電極部2表面の酸化膜の少なくとも一部を除去する。
Claim (excerpt):
配線回路基板上に、複数の接続用電極部を介して半導体素子が搭載され、上記配線回路基板と半導体素子との間が封止樹脂層によって封止されてなる半導体装置の製法であって、上記封止樹脂層を、上記配線回路基板と半導体素子との間に層状の固形樹脂を介在させてこの固形樹脂を溶融させることにより形成するとともに、上記固形樹脂中の塩素成分および有機酸成分の少なくとも一方により、上記接続用電極部表面の酸化膜の少なくとも一部を除去することを特徴とする半導体装置の製法。
IPC (5):
H01L 21/56 ,  H01L 21/60 311 ,  H01L 21/60 ,  H01L 23/29 ,  H01L 23/31
FI (5):
H01L 21/56 R ,  H01L 21/60 311 S ,  H01L 21/92 602 L ,  H01L 21/92 602 R ,  H01L 23/30 R
F-Term (15):
4M105GG19 ,  4M109AA01 ,  4M109BA03 ,  4M109CA22 ,  4M109EA02 ,  4M109EB03 ,  4M109EB04 ,  4M109EB06 ,  4M109EB07 ,  4M109EB12 ,  5F061AA01 ,  5F061BA03 ,  5F061CA22 ,  5F061CB03 ,  5F061DE03
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page