Pat

J-GLOBAL ID：200903073907506374

半導体装置の製造方法

Inventor： 鈴木 智美 ,  猪鹿倉 博志 ,  前田 和夫 ,  塩谷 喜美 ,  大平 浩一
Applicant, Patent owner： キヤノン販売株式会社 ,  株式会社半導体プロセス研究所
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2000029387
Publication number (International publication number)：2001223267
Application date： Feb. 07, 2000
Publication date： Aug. 17, 2001
Summary：

【要約】【課題】 低誘電率を有する層間絶縁膜にビアホール或いはコンタクトホールを形成する半導体装置の製造方法を提供する。【解決手段】 基板1上に窒素含有絶縁膜からなる下地絶縁膜2を形成する工程と、下地絶縁膜2上に多孔質絶縁膜3を形成する工程と、下地絶縁膜2と多孔質絶縁膜3とを含む層間絶縁膜3aに開口部7aを形成する工程と、層間絶縁膜3aの表面及び開口部7aの内面をアンモニアガス、窒素ガス又は二窒化酸素ガスのうち何れか一のガスのプラズマに接触させて、層間絶縁膜3aの表面及び開口部7aの側壁に窒素含有絶縁膜4aを形成する工程とを有する。

Claim (excerpt)：

導電性の基板上に窒素含有絶縁膜からなる下地絶縁膜を形成する工程と、前記下地絶縁膜上に多孔質絶縁膜を形成する工程と、前記下地絶縁膜と前記多孔質絶縁膜とを含む層間絶縁膜に開口部を形成する工程とを有することを特徴とする半導体装置の製造方法。

F-Term (26)：

5F033KK01 ,  5F033KK08 ,  5F033KK18 ,  5F033MM05 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ37 ,  5F033QQ60 ,  5F033QQ63 ,  5F033QQ64 ,  5F033QQ90 ,  5F033QQ92 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR23 ,  5F033RR29 ,  5F033SS02 ,  5F033SS03 ,  5F033SS15 ,  5F033TT04 ,  5F033TT07 ,  5F033XX18

Patent cited by the Patent：

Cited by examiner (4)

• 半導体デバイス内に多孔質誘電体層を集積する方法及び半導体デバイス
  Gazette classification：公開公報   Application number：特願平7-199967   Applicant：テキサスインスツルメンツインコーポレイテツド
• 非常に低い誘電率プラズマ強化CVD膜
  Gazette classification：公開公報   Application number：特願2001-010570   Applicant：アプライドマテリアルズインコーポレイテッド
• 特開平4-309228
  
• 金属配線および/または金属プラグの形成方法
  Gazette classification：公開公報   Application number：特願平9-030178   Applicant：ソニー株式会社