Pat
J-GLOBAL ID:200903074047265761

半導体集積回路装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1996250749
Publication number (International publication number):1998098162
Application date: Sep. 20, 1996
Publication date: Apr. 14, 1998
Summary:
【要約】【課題】 Pt膜やPZT膜をドライエッチングして所定のパターンを形成する際に、蒸気圧の低い反応生成物がパターンの側壁に付着するのを防止する。【解決手段】 半導体基板50上に堆積したPt膜53をドライエッチングする際、頭部の外周部が丸みを帯びたレジストマスク54を使用する。また、ドライエッチング後に適切な量のオーバーエッチングを行ってパターンの側面に残った側壁付着膜55を完全に除去する。レジストマスク54は、ベンゾフェノン系ノボラックレジストを露光、現像した後、必要に応じて紫外線を照射しながら加熱して硬化させることにより形成する。
Claim (excerpt):
ウエハの第一の主面上に直接または間接に形成された側壁付着を起こしやすい膜を含む単一または複数の膜からなる薄膜を、少なくとも下側半分の側面がほぼ垂直で、頭部の外周部に順テーパまたは丸みを有する所定のパターンのフォトレジストをマスクにして、薄膜パターンの側面にその下端に達する順テーパが形成されるように、ドライエッチングによりパターニングする工程を含むことを特徴とする半導体集積回路装置の製造方法。
IPC (8):
H01L 27/108 ,  H01L 21/8242 ,  G03F 7/26 513 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451
FI (6):
H01L 27/10 651 ,  G03F 7/26 513 ,  H01L 27/10 451 ,  H01L 21/30 502 R ,  H01L 21/302 J ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page