Pat

J-GLOBAL ID：200903074137691590

半導体記憶素子、半導体記憶装置とその制御方法

Inventor： 佐野 聡明 ,  石井 智之 ,  矢野 和男 ,  峰 利之
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998015369
Publication number (International publication number)：1999214640
Application date： Jan. 28, 1998
Publication date： Aug. 06, 1999
Summary：

【要約】 (修正有)【課題】小面積で高集積化に適した半導体記憶素子、半導体記憶装置及びその制御方法を提供する。【解決手段】積層化されたメモリセルの各々のローカルデータ線を、別々の選択MOSを介してグローバルデータ線に接続し、時間的マルチプレクスで読出し、書込みを行い、グローバルデータ線、センスアンプなどの周辺回路を共有し面積の増大を防ぐ。階層化されたデータ線と、メモリセル(浮遊電極セル)が読出しに対して非破壊であることを利用し、折返しデータ線構造でありながらワード線とデータ線の全ての交点にメモリセルの配置を可能にする。読出し、書込みベリファイ、消去ベリファイのいずれの動作時も同一のダミーセルをしきい電圧の基準として用い、雑音に対する余裕度を向上する。書込みの際にメモリセルに書き込むデータを一時的に保持するレジスタと、書込みベリファイの際に書込みが終了したことを示すフラグを保持するレジスタを兼ねる。

Claim (excerpt)：

ソース、ドレイン領域を有し、該ドレイン領域は、絶縁膜を介してソース領域の上あるいは下に設けられ、該ソース領域は、チャネル領域を介してドレイン領域と接続され、該チャネル領域は、ゲート絶縁膜を介してゲート電極と接続され、チャネル領域近傍にキャリア閉じ込め領域を有し、上記キャリア閉じ込め領域にキャリアを保持することにより半導体素子のしきい電圧を変化させることで記憶を行なうことを特徴とする半導体記憶素子。

IPC (6)：

H01L 27/10 451 ,  G01R 31/28 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5)：

H01L 27/10 451 ,  G01R 31/28 V ,  G01R 31/28 B ,  G11C 17/00 621 A ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• 半導体記憶装置とその製造方法
  Gazette classification：公開公報   Application number：特願平8-018623   Applicant：株式会社日立製作所
• 半導体記憶素子、半導体記憶装置とその製造方法及び制御方法
  Gazette classification：公開公報   Application number：特願平8-040326   Applicant：株式会社日立製作所
• 特開平4-139859