Pat

J-GLOBAL ID：200903074638804831

半導体装置、回路基板及び電子回路装置

Inventor： 赤松 俊也 ,  清水 浩三 ,  山岸 康男
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1996062209
Publication number (International publication number)：1997260427
Application date： Mar. 19, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】 フリップチップ接合法により半導体装置を回路基板等に接合する技術に関し、ソフトエラーを低減できる半導体装置、回路基板及び電子回路装置を提供する。【解決手段】 半導体素子が形成された半導体基板と、半導体基板上に絶縁膜を介して形成され、半導体素子に接続された電極と、電極上に形成されたはんだ合金よりなるはんだバンプとを有する半導体装置において、はんだ合金を、Snと、Bi又は原子番号が81未満のα崩壊に関与しない元素との合金により構成する。

Claim (excerpt)：

半導体素子が形成された半導体基板と、前記半導体基板上に絶縁膜を介して形成され、前記半導体素子に接続された電極と、前記電極上に形成されたはんだ合金よりなるはんだバンプとを有する半導体装置において、前記はんだ合金は、Snと、Bi又は原子番号が81未満のα崩壊に関与しない元素との合金であることを特徴とする半導体装置。

IPC (2)：

H01L 21/60 311 ,  H01L 21/321

FI (2)：

H01L 21/60 311 S ,  H01L 21/92 603 B

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭60-154642
  
• 特開平4-352429
  
• 電子部品の半田バンプ実装方法
  Gazette classification：公開公報   Application number：特願平5-323028   Applicant：沖電気工業株式会社
• パッケージの実装構造
  Gazette classification：公開公報   Application number：特願平6-178404   Applicant：富士通株式会社