Pat
J-GLOBAL ID:200903075093747769

半導体装置、半導体装置の製造方法、および半導体装置の製造装置

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外1名)
Gazette classification:公開公報
Application number (International application number):1999012699
Publication number (International publication number):2000058650
Application date: Jan. 21, 1999
Publication date: Feb. 25, 2000
Summary:
【要約】【課題】Cuを使用して配線層を形成した場合でも、動作不良や歩留まりの低下を起こさない。【解決手段】半導体基板101の表面に下部配線層102を形成する。次に、SiO2膜103、Si3N4膜104、SiO2膜105を順に堆積し、スルーホール106および配線溝107を形成する。次に、物理的気層成長法によりTi膜108を、続いて化学的気層成長法によりTiN膜109を堆積し、TiN膜109の表面を、N2プラズマに暴露する。次に、TiN膜109の表面をSiH4に暴露し、TiSiN膜110を形成する。次に、TiSiN膜110の表面に物理的気層成長法によりCu膜111を堆積した後に、電解メッキ法によりCu膜111の表面にCu膜112を堆積する。最後に、SiO2膜105上の金属膜を化学機械的研磨法により除去する。
Claim (excerpt):
基板と、前記基板に支持される第1導電体膜と、前記第1導電体膜を覆うように前記基板上に形成された絶縁膜と、前記絶縁膜に形成された凹部と、前記絶縁膜の凹部内に形成され、前記第1導電体膜と電気的に接触する第2導電体膜と、を備えた半導体装置であって、前記第2導電体膜は、前記絶縁膜の凹部の内部に形成されたシリコン含有窒化チタン層と、前記シリコン含有窒化チタン層上に形成された金属膜とを有する半導体装置。
IPC (2):
H01L 21/768 ,  H01L 21/285 301
FI (2):
H01L 21/90 B ,  H01L 21/285 301 Z
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page