Pat

J-GLOBAL ID：200903075829404546

マルチチップモジュール及びマルチチップモジュールの製造方法

Inventor： ランデスベルガー、クリストフ ,  ライヒル、ハーバート ,  アンゾルゲ、フランク ,  ラム、ペーター ,  エーアマン、オスヴィン
Applicant, Patent owner： フラウンホーファー-ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン
Agent (1)： 森下 武一
Gazette classification：公表公報
Application number (International application number)：2001508501
Publication number (International publication number)：2003504849
Application date： Jun. 30, 2000
Publication date： Feb. 04, 2003
Summary：

【要約】マルチチップモジュールは、ベースチップ10、厚さが100μm未満のトップチップ16、ベースチップ10とトップチップ16の間に配置され、これら二つのチップを機械的に接続する接着層22を含む。平らな表面を得るために電気的に絶縁性の平面化層24が設けられ、トップチップ16は平面化層24内に埋設されている。平面化層24に形成されたスルーホール26aには導電材料が充填されており、このスルーホール26aの片側はベースチップ10の接続部に接続され、他方側はメタライゼーション28,30を介してトップチップ16の接続部20に導電状態に接続されている。導電材料が充填されている平面化層24のスルーホール26a,26bにより、チップ間、ベースチップとマルチチップモジュール外部との間又はトップチップとマルチチップモジュール外部との間の全ての接続が、個々のチップとは関係なく、また、平面化のための周知の半導体処理工程を用いて確立できる。

Claim (excerpt)：

以下のものを含むマルチチップモジュール、 一面に、不活性化層(12)及び少なくとも一つの接続部(14)を有するベースチップ(10)、 上面及び下面を有するトップチップ(16)であり、その上面には不活性化層(18)及び少なくとも一つの接続部(20)を有し、トップチップの厚さは100μm未満である、 ベースチップ(10)の不活性化層(12)とトップチップ(16)の下面の間に配置され、トップチップ(16)とベースチップ(10)を機械的に相互接続する接着層(22)、 ベースチップ(10)の表面に設けられた電気的絶縁性の平面化層(24)であり、この層(24)内にトップチップ(16)が実質的に埋設されている、 平面化層(24)を貫通し、導電材料を充填されたスルーホール(26a)であり、この導電材料はベースチップ(10)の接続部(14)と電気的に接続している、 スルーホール(26a)内の導電材料をトップチップ(16)の接続部(20)に接続するための接続構造(28,30)。

IPC (4)：

H01L 25/065 ,  H01L 23/52 ,  H01L 25/07 ,  H01L 25/18

FI (2)：

H01L 25/08 Z ,  H01L 23/52 C

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-313816   Applicant：日立化成工業株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-201159   Applicant：株式会社日立製作所
• 特開平3-091953