Pat

J-GLOBAL ID：200903075831993940

トレンチ素子分離方法

Inventor： 秦 周鉉 ,  辛 允承
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 服部 雅紀
Gazette classification：公開公報
Application number (International application number)：1997052944
Publication number (International publication number)：1997326432
Application date： Mar. 07, 1997
Publication date： Dec. 16, 1997
Summary：

【要約】【課題】 改善されたプロファイルを有する素子分離領域を形成できる半導体装置のトレンチ素子分離方法を提供する。【解決手段】 基板100の上にトレンチを形成する第2物質層パターン104Bにアンダーカットを形成した後、トレンチに絶縁物質を埋め立てる。従って、第2及び第1物質層パターン104B, 102Aを取り除くための湿式蝕刻時にトレンチ埋立物質パターン108Aが一部蝕刻されても活性領域は露出されない。よって、トレンチ埋立物質パターン108Aの縁領域が蝕刻されることに起因して活性領域が露出される問題点を防止することができる。これにより、素子分離領域の縁部のプロファイルを向上させることができる。よって、漏れ電流が減少するなど半導体素子の特性が向上される。

Claim (excerpt)：

a)半導体の基板上に第1物質層及び第2物質層を順番に形成する段階と、b)前記第2物質層と第1物質層を蝕刻してトレンチ領域が形成される半導体基板を露出させる第2物質層パターン及び第1物質層パターンを形成する段階と、c)前記第1物質層パターン及び第2物質層パターンを蝕刻マスクとして前記半導体基板を蝕刻して所定の幅を有するトレンチを形成する段階と、d)前記第2物質層パターンのみを選択的に蝕刻して第2物質層パターン間の間隔を前記トレンチの幅より広める段階と、e)前記トレンチを埋め立て、前記第2物質層パターン上に所定の厚みで絶縁層を形成する段階と、f)前記第2物質層パターンの表面をストッパとして前記絶縁層を平坦化する段階と、g)前記第2物質層パターン及び第1物質層パターンを順番に取り除いて素子分離領域を完成する段階とを含むことを特徴とするトレンチ素子分離方法。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-087045
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-081029   Applicant：株式会社東芝
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-228151   Applicant：フィリップスエレクトロニクスネムローゼフェンノートシャップ
• 特開平3-171730