Pat
J-GLOBAL ID:200903076218776452
半導体デバイスおよび集積回路デバイスの形成方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
合田 潔 (外2名)
Gazette classification:公開公報
Application number (International application number):1994300507
Publication number (International publication number):1995201979
Application date: Dec. 05, 1994
Publication date: Aug. 04, 1995
Summary:
【要約】【目的】 減少した処理工程数と熱収支を有するプロセスによって形成される浅い溝分離構造を提供する。【構成】 絶縁半導体酸化物の液相堆積によって溝を充填し、堆積酸化物を熱処理して、堆積酸化物と基板12との間の界面に高品質の熱酸化物層30を形成する。このプロセスは、ストレスが減少し、電荷漏洩を減少させる分離構造を与える。この構造は、半導体材料本体上に研磨停止層14が設けられているならば、容易に平坦化できる。溝を形成するために用いられるレジスト上の開口の容積内の溝上の自己整合堆積により、堆積酸化物のボイドおよび汚染物質は、ほぼ除去される。
Claim (excerpt):
分離構造を有する半導体デバイスにおいて、前記分離構造は、半導体材料の本体内へ延びる溝と、液相堆積によって堆積され、前記溝を実質的に充填する堆積分離酸化物と、前記半導体材料本体と前記溝内の堆積分離酸化物との界面の、熱成長酸化物層とを有することを特徴とする半導体デバイス。
IPC (3):
H01L 21/76
, H01L 21/316
, H01L 27/08 331
Patent cited by the Patent:
Cited by examiner (6)
-
特開昭61-207029
-
特開平4-106954
-
特開平4-245662
-
特開平1-295438
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-038299
Applicant:富士通株式会社, 株式会社九州富士通エレクトロニクス
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-287500
Applicant:ソニー株式会社
Show all
Return to Previous Page