Pat

J-GLOBAL ID：200903076335091002

出力回路

Inventor： 田中 信一 ,  高柳 武浩 ,  内田 康久
Applicant, Patent owner： 日本テキサス・インスツルメンツ株式会社 ,  株式会社日出ハイテック
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1994015337
Publication number (International publication number)：1995226669
Application date： Feb. 09, 1994
Publication date： Aug. 22, 1995
Summary：

【要約】【目的】動作速度の向上を図れ、貫通電流を低減でき、低消費電力化をも図れ、また大型化を防止できる出力回路を実現する。【構成】電源と接地ラインとの間に直列に接続され、その接続点により出力ノードND12が構成されるpMOSトランジスタPT2 およnMOSトランジスタNT2 と、pMOSトランジスタPT3 〜PT6 よりなるウィルソン型カレントミラー回路と、カレントミラー回路に電流の流れを誘起させるnMOSトランジスタNT3 と、カレントミラー回路の電流出力ノードND1 と接地ラインとの間に接続されたnMOSトランジスタNT1 とを設け、pMOSトランジスタPT2のゲートを電流出力ノードND1 に接続し、nMOSトランジスタNT1 とnMOSトランジスタNT2 ,NT3 とのゲートを互いに逆相の信号INおよびXINの入力ラインに接続する。

Claim (excerpt)：

第1の電源電位に接続され、第1および第2の電流供給端を有する電流源と、入力信号に応じて上記第1の電流供給端と第2の電源電位との間を導通状態とする第1のトランジスタと、入力信号に応じて上記第2の電流供給端と上記第2の電源電位との間を導通状態とする第2のトランジスタと、入力信号に応じて出力端と上記第2の電源電位との間を導通状態とする第3のトランジスタと、上記第2の電流供給端の電位に応じて上記出力端と上記第1の電源電位との間を導通状態とする第4のトランジスタと、を有し、上記第1のトランジスタと上記第3のトランジスタ、および上記第2のトランジスタと上記第4のトランジスタとはそれぞれ同相的に動作し、上記第1のトランジスタと上記第2のトランジスタ、および上記第3のトランジスタと上記第4のトランジスタとはそれぞれ相補的に動作する出力回路。

IPC (4)：

H03K 19/0185 ,  H03K 5/02 ,  H03K 17/16 ,  H03K 17/687

FI (3)：

H03K 19/00 101 D ,  H03K 17/687 F ,  H03K 19/00 101 E

Patent cited by the Patent：

Cited by applicant (4)

• TTLレベル入力バッファ回路
  Gazette classification：公開公報   Application number：特願平4-150174   Applicant：日本電気株式会社
• CMOS増幅器
  Gazette classification：公開公報   Application number：特願平4-079730   Applicant：日本電気アイシーマイコンシステム株式会社
• 特開平3-219722
  
• 特開昭63-234610