Pat
J-GLOBAL ID:200903077426922558

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小川 勝男 (外2名)
Gazette classification:公開公報
Application number (International application number):2000261776
Publication number (International publication number):2002076334
Application date: Aug. 30, 2000
Publication date: Mar. 15, 2002
Summary:
【要約】【課題】 Siおよびこれと同族元素であるGe等の組合せを用いて、低消費電力で高速な電界効果トランジスタを有する半導体装置を提供する。【解決手段】 SiGeの歪印加層とその上に堆積されたSiの歪半導体層との間の界面、又はSiの歪半導体層とその上のゲート絶縁層との間の界面の粗度を適切な値に小さくし、Siの歪半導体層にMOSFETを形成する。
Claim (excerpt):
基板表面部に形成されたSiGe領域、上記SiGe領域上に形成された100nm以下の厚さのSi層、及び上記Si層の表面に絶縁膜を介して設けられたゲート電極からなり、上記Si層と上記絶縁膜との間の界面が少なくとも上記ゲート電極下の領域にわたって0.1平方ナノメートル以下の粗度パワー分布特性をもって平坦化されていることを特徴とする半導体装置。
IPC (3):
H01L 29/78 ,  H01L 21/205 ,  H01L 29/786
FI (3):
H01L 21/205 ,  H01L 29/78 301 B ,  H01L 29/78 618 B
F-Term (41):
5F040DA01 ,  5F040DA02 ,  5F040DB03 ,  5F040DC01 ,  5F040EC07 ,  5F040EE06 ,  5F040EK05 ,  5F040EM10 ,  5F040FA03 ,  5F040FC05 ,  5F040FC10 ,  5F040FC21 ,  5F045AA07 ,  5F045AB01 ,  5F045AB02 ,  5F045AF03 ,  5F045CA05 ,  5F045DA52 ,  5F045GH10 ,  5F045HA12 ,  5F045HA15 ,  5F110AA01 ,  5F110AA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG19 ,  5F110GG24 ,  5F110GG44 ,  5F110GG52 ,  5F110HJ13 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page