Pat
J-GLOBAL ID：200903077502422179

半導体装置及びその製造方法

Inventor：
横山 孝司

About 横山 孝司

, 
宇佐美 達矢

About 宇佐美 達矢


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 畑 泰之
Gazette classification：公開公報
Application number (International application number)：1998104439
Publication number (International publication number)：1999297829
Application date： Apr. 15, 1998
Publication date： Oct. 29, 1999
Summary：
【要約】【課題】 フォトレジストを酸素プラズマ処理で除去か、エッチング残さをウェット剥離液で除去する際に、HSQ膜および有機SOGが劣化されないようにして比誘電率の低い絶縁層間膜を持った半導体装置を提供する。【解決手段】 基板101上に形成されている層間絶縁膜105の間に設けられている開口部108内に、一端部が当該基板101に接する配線部103と当該配線部103の他端部上に配置せしめられている金属層121からなるビア部120とが形成されている半導体装置200であって、当該開口部108に於ける少なくとも該ビア部120に対向する内壁部の表面部に保護膜109が形成されている半導体装置200が示されている。
Claim (excerpt)：
基板上に形成されている層間絶縁膜間に設けられている開口部内に、一端部が当該基板に接する配線部と当該配線部の他端部上に配置せしめられている金属層からなるビア部とが形成されている半導体装置であって、当該開口部に於ける少なくとも該ビア部に対向する内壁部の表面部に保護膜が形成されている事を特徴とする半導体装置。
IPC (2)：
H01L 21/768 ,  H01L 21/312
FI (2)：
H01L 21/90 A ,  H01L 21/312 B
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM