Pat
J-GLOBAL ID：200903077805077750
強誘電体キャパシタを有するメモリセルアレイおよびその製造方法並びに強誘電体メモリ装置
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
井上 一 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000251436
Publication number (International publication number)：2002064187
Application date： Aug. 22, 2000
Publication date： Feb. 28, 2002
Summary：
【要約】【課題】 強誘電体キャパシタを構成する強誘電体層が特定のパターンを有し、信号電極の浮遊容量を小さくすることができるメモリセルアレイ、およびその製造方法、ならびに強誘電体メモリ装置を提供する。【解決手段】 メモリセルアレイ100Aは、強誘電体キャパシタ20からなるメモリセルがマトリクス状に配列されている。強誘電体キャパシタ20は、第1信号電極12と、第1信号電極12と交差する方向に配列された第2信号電極16と、第1信号電極12または第2信号電極16に沿ってライン状に配置された強誘電体層14と、を有する。また、強誘電体層14は、第1信号電極12と第2信号電極16との交差領域のみにブロック状に配置されていてもよい。
Claim (excerpt)：
強誘電体キャパシタからなるメモリセルがマトリクス状に配列され、前記強誘電体キャパシタは、第1信号電極と、該第1信号電極と交差する方向に配列された第2信号電極と、少なくとも前記第1信号電極と前記第2信号電極との交差領域に配置された強誘電体層と、を含み、前記強誘電体層は、第1信号電極または第2信号電極に沿ってライン状に配置される、強誘電体キャパシタを有するメモリセルアレイ。
F-Term (12)：
5F083FR01
, 5F083GA03
, 5F083JA15
, 5F083JA17
, 5F083JA38
, 5F083JA43
, 5F083JA56
, 5F083JA58
, 5F083LA01
, 5F083PR21
, 5F083PR23
, 5F083PR40
