Pat
J-GLOBAL ID:200903078612725947

ソース電極とドレイン電極間の空隙を自己組織化多層膜で処理したナノスケール電界効果素子及びその製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2004048833
Publication number (International publication number):2005243748
Application date: Feb. 24, 2004
Publication date: Sep. 08, 2005
Summary:
【課題】 信号が室温で特定電界でのみ応答するナノメートルスケール電界効果素子及びその製造方法を提供する。【解決手段】 半導体基板に設けられ、ナノメートルスケールで作成されたソース電極、ゲート電極、ドレイン電極からなる電界効果素子において、ソース電極とドレイン電極間を結ぶ半導体基板上の空間を、一般式HOOC(CH2)nSH(式中、nは3〜30の整数である。)で表わされるカルボキシチオールと金属の化合物である金属チオレートを積層して作製した膜で被覆したナノメートルスケール電界効果素子及びその製造方法。 【選択図】図1
Claim (excerpt):
半導体基板に設けられ、ナノメートルスケールで作成されたソース電極、ゲート電極、ドレイン電極からなる電界効果素子において、ソース電極とドレイン電極間を結ぶ半導体基板上の空間を、一般式HOOC(CH2)nSH(式中、nは3〜30の整数である。)で表わされるカルボキシチオールと金属によってできる化合物である金属チオレートを積層して作製した膜で被覆したナノメートルスケール電界効果素子。
IPC (5):
H01L29/66 ,  H01L29/06 ,  H01L29/786 ,  H01L29/80 ,  H01L51/00
FI (6):
H01L29/66 S ,  H01L29/06 601N ,  H01L29/78 618B ,  H01L29/78 622 ,  H01L29/28 ,  H01L29/80 A
F-Term (18):
5F102GB02 ,  5F102GC01 ,  5F102GC02 ,  5F102GD10 ,  5F102GJ03 ,  5F102GK10 ,  5F102GL03 ,  5F102GM02 ,  5F102GT01 ,  5F110AA30 ,  5F110CC10 ,  5F110DD05 ,  5F110EE08 ,  5F110FF02 ,  5F110GG05 ,  5F110GG19 ,  5F110GG28 ,  5F110HK02
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (3)
Article cited by the Patent:
Return to Previous Page