Pat
J-GLOBAL ID：200903079437295906

トランジスタおよびその製造方法

Inventor：
青木 伸也

About 青木 伸也

, 
加藤 理一

About 加藤 理一

, 
平岡 俊郎

About 平岡 俊郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 大胡 典夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000300993
Publication number (International publication number)：2002110999
Application date： Sep. 29, 2000
Publication date： Apr. 12, 2002
Summary：
【要約】【課題】 高温下での熱処理を用いずに作製でき、ゲート電圧の低いトランジスタの提供。【解決手段】 基板1上に形成されたゲート電極2、ゲート絶縁層3、ソース電極4、ドレイン電極5およびチャネル生成半導体層6からなる薄膜トランジスタにおいて、高誘電率無機化合物粒子3-1をアモルファス絶縁物3-2中に分散させたゲート絶縁層3を使用する。
Claim (excerpt)：
互いに分離して設けられたソース電極及びドレイン電極と、前記ソース電極およびドレイン電極間に介在するチャネル生成半導体層と、前記チャネル生成半導体層上にゲート絶縁膜を介して設けられたゲート電極とを備えるトランジスタにおいて、前記ゲート絶縁層は、有機又は無機のアモルファス絶縁物と、この絶縁性アモルファス材料中に分散した高誘電率無機化合物粒子とを備えたことを特徴とするトランジスタ。
IPC (2)：
H01L 29/786 ,  H01L 51/00
FI (3)：
H01L 29/78 617 T ,  H01L 29/28 ,  H01L 29/78 618 B
F-Term (40)：
5F110AA08 ,  5F110AA30 ,  5F110BB01 ,  5F110CC01 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE41 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF03 ,  5F110FF06 ,  5F110FF07 ,  5F110FF21 ,  5F110GG05 ,  5F110GG24 ,  5F110GG25 ,  5F110GG41 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK21 ,  5F110HK31 ,  5F110HK32 ,  5F110HK33 ,  5F110NN02 ,  5F110NN22 ,  5F110NN24 ,  5F110NN27
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM