Pat
J-GLOBAL ID：200903080024109681

不揮発性半導体メモリ及びその製造方法

Inventor：
森 誠一

About 森 誠一


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 伊丹 勝
Gazette classification：公開公報
Application number (International application number)：1998340387
Publication number (International publication number)：2000164736
Application date： Nov. 30, 1998
Publication date： Jun. 16, 2000
Summary：
【要約】【課題】 必要な実効チャネル長を確保しながら、ゲート長を可能な限り小さくすることを可能としたメモリセル構造を持つ不揮発性半導体メモリを提供する。【解決手段】 シリコン基板1に、互いに離隔して形成されたソース領域8及びドレイン領域9と、これらの間のチャネル領域10上にトンネル酸化膜3を介して形成された浮遊ゲート4、更に層間絶縁膜5を介して形成された制御ゲート6を有し、ドレイン領域9の近傍でホットエレクトロンを生成して浮遊ゲート4に注入する書き込み動作を有する不揮発性半導体メモリセルであり、ドレイン領域9は、制御ゲート6に整合されたイオン注入により形成され、ソース領域8は、制御ゲート6と側壁絶縁膜7に整合されたイオン注入により形成される。ドレイン領域9と浮遊ゲート4の重なりydは、ソース領域8と浮遊ゲート4の重なりysより大きく設定される。
Claim (excerpt)：
半導体基板と、この半導体基板に互いに離隔して形成されたソース及びドレイン領域と、これらソース及びドレイン領域の間のチャネル領域上に形成された電荷蓄積部及び制御ゲートとを備え、前記ドレイン領域近傍でホットエレクトロンを生成して前記電荷蓄積部に注入する書き込み動作を有する不揮発性半導体メモリにおいて、少なくとも前記ソース領域は、前記制御ゲートの側面に設けられた側壁に自己整合された不純物導入により形成され、且つ前記ドレイン領域と前記電荷蓄積部の重なりが、前記ソース領域と前記電荷蓄積部の重なり以上に設定されていることを特徴とする不揮発性半導体メモリ。
IPC (6)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04 ,  H01L 21/265 ,  H01L 27/115
FI (4)：
H01L 29/78 371 ,  G11C 17/00 622 A ,  H01L 21/265 Z ,  H01L 27/10 434
F-Term (29)：
5B025AA01 ,  5B025AB02 ,  5B025AC01 ,  5F001AA14 ,  5F001AA21 ,  5F001AB08 ,  5F001AC02 ,  5F001AC06 ,  5F001AD15 ,  5F001AD16 ,  5F001AD18 ,  5F001AD51 ,  5F001AD52 ,  5F001AE02 ,  5F001AE08 ,  5F083EP14 ,  5F083EP18 ,  5F083EP23 ,  5F083EP62 ,  5F083EP67 ,  5F083EP77 ,  5F083ER02 ,  5F083ER05 ,  5F083ER09 ,  5F083ER14 ,  5F083ER16 ,  5F083ER22 ,  5F083GA09 ,  5F083GA30
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM