Pat
J-GLOBAL ID:200903080645960709

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 森 哲也 (外2名)
Gazette classification:公開公報
Application number (International application number):1993136110
Publication number (International publication number):1994349956
Application date: Jun. 07, 1993
Publication date: Dec. 22, 1994
Summary:
【要約】【目的】 優れたカバレッジ特性及び平坦化特性を有し且つ膜質が良好な層間絶縁膜や保護絶縁膜が形成された半導体装置の製造方法を提供する。【構成】 半導体基板1上に酸化膜2を介して形成された下層配線膜3上に、O3 -TEOS膜の成長速度を遅くする性質を有するP-TEOS膜(第1の絶縁膜)4を形成した後、P-TEOS膜4及び下層配線膜3をパターニングし、次に、ウエハの全面に、O3 -TEOS膜(第2の絶縁膜)6を形成する。
Claim (excerpt):
半導体基板上に形成された配線上に層間絶縁膜及び/又は保護絶縁膜を形成する半導体装置の製造方法において、半導体基板上に形成された配線膜上に、オゾン及び有機シランを含むガスを用いた気相成長法により形成される膜の成長速度を遅くする性質を有する第1の絶縁膜を形成する第1工程と、当該第1の絶縁膜及び配線膜をパターニングする第2工程と、前記パターニング終了後、オゾン及び有機シランを含むガスを用いた気相成長法を行い、全面に第2の絶縁膜を形成する第3工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2):
H01L 21/90 ,  H01L 21/3205
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page