Pat
J-GLOBAL ID：200903081000504365

LSIの故障箇所推定方法及びLSIの故障箇所推定プログラムを記録した記録媒体

Inventor：
加藤 公訓

About 加藤 公訓


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社

, 
富士通ヴィエルエスアイ株式会社

About 富士通ヴィエルエスアイ株式会社


Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1997212267
Publication number (International publication number)：1999052023
Application date： Aug. 06, 1997
Publication date： Feb. 26, 1999
Summary：
【要約】【課題】本発明は、LSIの故障シミュレーションの処理時間の高速化を図ると共に故障可能性のある故障候補を的確に推定し多重故障の可能性をも知らしめることを目的とする。【解決手段】故障シミュレーション中に、シミュレーション結果である各故障候補に対する出力信号値とテスタ出力結果の比較を行い、その比較結果により故障候補をシミュレーション対象から除外し、またその比較結果により各故障候補の故障可能性の確からしさを出力する構成とした。
Claim (excerpt)：
論理回路データを入力し、故障候補データを出力する故障抽出工程と、前記論理回路データ、前記故障候補データ、信号データ及び前記論理回路データに対するテスタ出力データを入力して、故障候補毎に故障シミュレーションを行うシミュレーション工程と、前記シミュレーション工程から出力される故障候補毎の外部出力値と前記テスタ出力データとを比較する工程と、を有するLSIの故障箇所推定方法。
IPC (2)：
G01R 31/28 ,  G06F 17/50
FI (2)：
G01R 31/28 F ,  G06F 15/60 672 D
Patent cited by the Patent：
Cited by examiner (3)
  • 順序回路の故障箇所推定方法
    Gazette classification：公開公報   Application number：特願平7-262431   Applicant：日本電気株式会社
  • 特開平3-120485
  • 特開平4-148882
Article cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM