Pat
J-GLOBAL ID：200903081148177053

デジタル処理装置のクロック分配回路

Inventor：
木村 弘樹

About 木村 弘樹

, 
北山 康夫

About 北山 康夫

, 
大西 直樹

About 大西 直樹


Applicant, Patent owner：
日本電波工業株式会社

About 日本電波工業株式会社


Agent (1)： 井上 俊夫
Gazette classification：公開公報
Application number (International application number)：2006100543
Publication number (International publication number)：2007272796
Application date： Mar. 31, 2006
Publication date： Oct. 18, 2007
Summary：
【課題】多数の半導体デバイスで構成されるデジタル処理装置のクロック分配を矩形波にて行う場合、クロック伝送路間での不整合による反射ノイズ、高周波成分等のスプリアスの輻射が問題となる。【解決手段】クロック発生源11は一定周波数の正弦波発振信号をクロック信号として発生し、分配回路12で複数の出力端子にそれぞれ分岐して取り出す。インピーダンス変換回路131〜13Nはクロック信号をそれぞれエミッタフォロア形のトランジスタ増幅回路でインピーダンス変換して伝送路側に出力する。波形変換回路151〜15Nは伝送されてくるクロック信号をそれぞれ波形変換してクロック伝送先回路161〜16Nに出力する。【選択図】図1
Claim (excerpt)：
多数の半導体デバイスで構成されるデジタル処理装置のクロック分配回路であって、 一定周波数の正弦波発振信号をクロック信号として発生するクロック発生源と、 前記クロック信号を複数の出力端子にそれぞれ分岐して取り出す分配回路と、 前記分配回路から出力されるクロック信号をそれぞれエミッタフォロア形のトランジスタ回路でインピーダンス変換して伝送路側に出力する複数のインピーダンス変換回路と、 前記各インピーダンス変換回路から伝送路を通して伝送されてくる前記クロック信号をそれぞれ波形変換してクロック伝送先回路に出力する複数の波形変換回路とを備えたことを特徴とするデジタル処理装置のクロック分配回路。
IPC (4)：
G06F 1/04 ,  G06F 1/10 ,  H03K 5/15 ,  H03K 19/017
FI (4)：
G06F1/04 A ,  G06F1/04 330Z ,  H03K5/15 P ,  H03K19/00 101Q
F-Term (13)：
5B079BC06 ,  5B079DD08 ,  5J039EE06 ,  5J039EE20 ,  5J039KK22 ,  5J056AA40 ,  5J056BB22 ,  5J056DD02 ,  5J056DD23 ,  5J056DD51 ,  5J056FF08 ,  5J056HH03 ,  5J056KK01
Patent cited by the Patent：
Cited by applicant (9)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM