Pat
J-GLOBAL ID:200903081761316953

半導体装置及び半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 内山 充
Gazette classification:公開公報
Application number (International application number):2000114053
Publication number (International publication number):2001298120
Application date: Apr. 14, 2000
Publication date: Oct. 26, 2001
Summary:
【要約】【課題】高位置精度、サイズの均一性、高さの均一性などに優れた接続端子を有するウエハレベルチップサイズパッケージ用半導体装置及びその製造方法を提供する【解決手段】半導体回路が形成されたチップと、該チップの半導体回路側表面に設けられたデバイス端子と、該デバイス端子と電気的に結合された接続端子から構成され、かつ該接続端子が絶縁体で設けた突起部とその表面を覆う金属層とからなるウエハレベルチップサイズの半導体装置、及びその製造方法である。
Claim (excerpt):
半導体回路が形成されたチップと、該チップの半導体回路形成側表面に設けられたデバイス端子と、該デバイス端子と電気的に結合された外部回路基板接合用端子から構成されるウエハレベルチップサイズの半導体装置において、外部回路基板接合用端子が絶縁体からなる突起部と該絶縁体表面に設けられた金属層からなることを特徴とする半導体装置。
IPC (4):
H01L 23/12 ,  H01L 21/56 ,  H01L 23/29 ,  H01L 23/31
FI (3):
H01L 21/56 R ,  H01L 23/12 L ,  H01L 23/30 R
F-Term (8):
4M109AA02 ,  4M109BA07 ,  4M109CA10 ,  4M109EA15 ,  5F061AA01 ,  5F061BA07 ,  5F061CA10 ,  5F061CB13
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page