Pat
J-GLOBAL ID：200903082998516031

セラミックス基板、その製造方法およびセラミックス回路基板

Inventor：
池 田 和 男

About 池 田 和 男


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 吉武 賢次 (外3名)
Gazette classification：公開公報
Application number (International application number)：2001214743
Publication number (International publication number)：2003031731
Application date： Jul. 16, 2001
Publication date： Jan. 31, 2003
Summary：
【要約】【課題】 ハンドリング性および分割性に優れたセラミックス基板を提供する。【解決手段】 セラミックス基板の少なくとも一つの側面に実質的に凸状の段差があることを特徴とするセラミックス基板、セラミックス焼結体をこのセラミックス焼結体に形成されたブレイク溝に沿って分割することによって得られたセラミックス基板であって、このセラミックス基板の少なくとも1つの側面に、前記ブレイク溝に由来する切欠き部がこの側面の上端部および下端部に形成されているものであることを特徴とするセラミックス基板、およびこのセラミックス基板の製造法、ならびに上記セラミックス基板上に金属回路層が設けられてなるものであることを特徴とするセラミックス回路基板。
Claim (excerpt)：
セラミックス基板の少なくとも一つの側面に実質的に凸状の段差があることを特徴とするセラミックス基板。
IPC (4)：
H01L 23/13 ,  H01L 23/12 ,  H05K 1/02 ,  H05K 3/00
FI (4)：
H05K 1/02 G ,  H05K 3/00 X ,  H01L 23/12 C ,  H01L 23/12 D
F-Term (9)：
5E338AA01 ,  5E338AA02 ,  5E338AA18 ,  5E338BB47 ,  5E338BB63 ,  5E338BB65 ,  5E338CC01 ,  5E338EE32 ,  5E338EE33
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM