Pat
J-GLOBAL ID:200903083074004995

半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク

Inventor:
Applicant, Patent owner:
Agent (1): 竹村 壽
Gazette classification:公開公報
Application number (International application number):1996204236
Publication number (International publication number):1998032253
Application date: Jul. 15, 1996
Publication date: Feb. 03, 1998
Summary:
【要約】【課題】 OPCにより補正するポリデータ量を減らし、CAD処理時間を短縮し、各セル毎にOPCによる補正を実行し、製品TATの短縮を実現できる半導体装置、基本セルライブラリ、半導体装置の製造方法、基本セルライブラリの形成方法及びマスクを提供する。【解決手段】 基本セルライブラリに登録された基本セルは、外周にダミー配線パターン4を予め形成しておく。これにより基本セル内で回路に使用しているポリシリコンゲート3とこれに近接するダミー配線パターン4のポリシリコン配線までの距離をセル内で確定することができる。その結果基本セル内のすべてのポリシリコンゲートの光近接効果によるポリ幅変動の大きさが予測されるのでこのポリ幅変動に基づいてゲート幅を補正するマスク上のOPCによる補正値をセル内のみで決定することができる。
Claim (excerpt):
ダミー配線パターンが外周に配置されている基本セルを少なくとも1つ備えていることを特徴とする半導体装置。
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (1)
  • 半導体記憶装置
    Gazette classification:公開公報   Application number:特願平7-107902   Applicant:ソニー株式会社

Return to Previous Page