半導体装置及びその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：伊東忠彦
Gazette classification：公開公報
Application number (International application number)：2001260377
Publication number (International publication number)：2003068848
Application date： Aug. 29, 2001
Publication date： Mar. 07, 2003
Summary：

【要約】【課題】高速動作に重要な要素である、Cu配線が低い抵抗値を有するという利点を損なわずに、かつエレクトロマイグレーションを抑制することができる多層配線構造を提供する。【解決手段】 SiO2膜37を介して上下に設けられるCu配線35,43と、Cu配線35,43間を接続するビアプラグ41とを備える。ビアプラグ41は、その膜厚の一部を形成する少なくとも1層のW層47を有する。W層47は、Cu配線35,43にバリアメタル層39を介して接するように積層されており、特に10ナノメートル以上、100ナノメートル以下の膜厚に形成されることが好ましい。本デバイス構造により、Cu配線抵抗を必要以上に上昇させることなく、Cuのエレクトロマイグレーション耐性を上げることが可能となる。

Claim (excerpt)：

層間絶縁膜を介して上下に設けられる第1及び第2配線と、前記第1配線と前記第2配線とを接続するビアプラグとを備え、前記ビアプラグは、その膜厚の一部を形成する少なくとも1層の高融点金属層を有し、該層を形成する金属は、前記第1及び第2配線を形成する金属の融点よりも高い融点を有することを特徴とする半導体装置。

F-Term (38)：

5F033HH11 , 5F033HH21 , 5F033HH32 , 5F033JJ01 , 5F033JJ11 , 5F033JJ19 , 5F033JJ21 , 5F033JJ32 , 5F033KK11 , 5F033KK21 , 5F033KK32 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN03 , 5F033NN06 , 5F033NN07 , 5F033PP02 , 5F033PP06 , 5F033PP08 , 5F033PP14 , 5F033PP15 , 5F033PP27 , 5F033QQ09 , 5F033QQ10 , 5F033QQ25 , 5F033QQ37 , 5F033QQ48 , 5F033QQ91 , 5F033QQ92 , 5F033RR04 , 5F033RR06 , 5F033SS08 , 5F033SS15 , 5F033TT02 , 5F033WW02 , 5F033XX05

Patent cited by the Patent：

Cited by examiner (5)

配線構造およびその製造方法
Gazette classification：公開公報 Application number：特願平10-320115 Applicant：ソニー株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-041617 Applicant：日本電気株式会社
銅酸化膜の形成方法、銅膜のエッチング方法、半導体装置の製造方法、半導体製造装置及び半導体装置
Gazette classification：公開公報 Application number：特願2000-015653 Applicant：株式会社東芝

Show all

Return to Previous Page