Pat
J-GLOBAL ID:200903084233309286

半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 志賀 正武 (外6名)
Gazette classification:公開公報
Application number (International application number):2001238172
Publication number (International publication number):2003051444
Application date: Aug. 06, 2001
Publication date: Feb. 21, 2003
Summary:
【要約】【課題】 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法において、貫通転位密度を低く、表面ラフネスも実用レベルまで小さくすること。【解決手段】 Si基板1と、該Si基板上の第1のSiGe層2と、該第1のSiGe層上に直接又はSi層を介して配された第2のSiGe層3とを備え、前記第1のSiGe層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の2倍より薄い膜厚であり、前記第2のSiGe層は、そのGe組成比が少なくとも前記第1のSiGe層あるいは前記Si層との接触面で第1のSiGe層におけるGe組成比の層中の最大値より低く、かつ、少なくとも一部にGe組成比が表面に向けて漸次増加した傾斜組成領域を有する。
Claim (excerpt):
Si基板と、該Si基板上の第1のSiGe層と、該第1のSiGe層上に直接又はSi層を介して配された第2のSiGe層とを備え、前記第1のSiGe層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の2倍より薄い膜厚であり、前記第2のSiGe層は、そのGe組成比が少なくとも前記第1のSiGe層あるいは前記Si層との接触面で第1のSiGe層におけるGe組成比の層中の最大値より低く、かつ、少なくとも一部にGe組成比が表面に向けて漸次増加した傾斜組成領域を有することを特徴とする半導体基板。
IPC (4):
H01L 21/20 ,  H01L 21/205 ,  H01L 29/161 ,  H01L 29/78
FI (4):
H01L 21/20 ,  H01L 21/205 ,  H01L 29/78 301 B ,  H01L 29/163
F-Term (32):
5F045AB01 ,  5F045AC01 ,  5F045AF03 ,  5F045BB04 ,  5F045BB12 ,  5F045BB16 ,  5F045CA05 ,  5F045DA53 ,  5F045DA58 ,  5F045DA67 ,  5F052DA01 ,  5F052DA03 ,  5F052GC01 ,  5F052GC03 ,  5F052JA01 ,  5F052JA09 ,  5F052KA01 ,  5F052KA05 ,  5F140AA00 ,  5F140AA01 ,  5F140AA05 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA17 ,  5F140BC12 ,  5F140BE09 ,  5F140BF01 ,  5F140BF04 ,  5F140BG27 ,  5F140BK13
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page