Pat
J-GLOBAL ID：200903084877005172

半導体装置とその製造方法

Inventor：
二宮 仁

About 二宮 仁


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1998352828
Publication number (International publication number)：2000183337
Application date： Dec. 11, 1998
Publication date： Jun. 30, 2000
Summary：
【要約】【課題】 ゲート寄生抵抗RG を低減し、スイッチングスピードの向上を実現するとともに高集積化を実現する。【解決手段】 ドレイン電極となる半導体基板101上にドレインと同電位の電界緩和領域102があり、電界緩和領域102と反対の導電型のベース領域106、電界緩和領域102と同じ導電型のソース領域107がある。基板表面からソース領域107、ベース領域106を貫通して電界緩和領域102に達する溝103が形成されている。溝103の内側はゲート絶縁膜104を挟んで、ポリシリコン等を材質としたゲート電極105で充填されている。ゲート電極上部はチタンなどの金属とシリコンの合金層(シリサイド層)109である。ベース領域106、ソース領域107の表面はシリサイド層110である。
Claim (excerpt)：
半導体基板上に溝が形成されており、溝内をゲート電極として使用するMOS構造を持った半導体装置において、ゲートポリシリコンおよびシリコン拡散層にシリサイド層を接続させた構造を有することを特徴とする半導体装置。
FI (4)：
H01L 29/78 652 L ,  H01L 29/78 652 K ,  H01L 29/78 652 C ,  H01L 29/78 652 M
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM