Pat
J-GLOBAL ID：200903084945547906

半導体装置、半導体基板およびその製造方法

Inventor：
手塚 勉

About 手塚 勉

, 
杉山 直治

About 杉山 直治


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：2000254958
Publication number (International publication number)：2002076347
Application date： Aug. 25, 2000
Publication date： Mar. 15, 2002
Summary：
【要約】【課題】従来のSi-MOSFETで構成された集積回路に比べ、大幅に低消費電力・高速動作が可能な集積回路を実現するための電界効果トランジスタの構造を提供する。【解決手段】支持基体1上に絶縁膜2が形成され、その絶縁膜2上にGe組成が30atm%以上の高Ge組成のSiGeバッファ層3(第1の半導体層)と、Ge層もしくは第1の半導体層より多くのGeを含むSiGe層からなるチャネル層4(第2の半導体層)が積層されてなる基板5が用いられており、前記基板5にはソース領域及びドレイン領域6が形成され、それぞれソース電極(図示せず)、ドレイン電極(図示せず)に接続されている。
Claim (excerpt)：
支持基体と、前記支持基体上に形成された絶縁膜と、前記絶縁膜上に形成され、かつソース領域及びドレイン領域が形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備えた電界効果トランジスタを備える半導体装置において、前記半導体層は、前記絶縁膜と接する側に設けられたGe組成が30atm%以上のSiGe領域と、前記絶縁膜と反対側の表面に設けられた、前記SiGe領域より多くGeを含むSiGeもしくはGeのチャネル領域を備えていることを特徴とする半導体装置。
IPC (3)：
H01L 29/786 ,  H01L 27/08 331 ,  H01L 27/12
FI (6)：
H01L 27/08 331 E ,  H01L 27/12 Z ,  H01L 29/78 618 B ,  H01L 29/78 617 T ,  H01L 29/78 618 G ,  H01L 29/78 618 E
F-Term (50)：
5F048AA08 ,  5F048AB03 ,  5F048AC04 ,  5F048BA14 ,  5F048BA16 ,  5F048BB06 ,  5F048BB09 ,  5F048BD05 ,  5F110AA01 ,  5F110AA06 ,  5F110AA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE04 ,  5F110EE08 ,  5F110EE09 ,  5F110EE30 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF07 ,  5F110FF09 ,  5F110FF26 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG06 ,  5F110GG07 ,  5F110GG13 ,  5F110GG19 ,  5F110GG24 ,  5F110GG28 ,  5F110GG42 ,  5F110GG44 ,  5F110GG47 ,  5F110GG57 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK34 ,  5F110HM19 ,  5F110NN62 ,  5F110NN65 ,  5F110PP01
Patent cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM