Pat
J-GLOBAL ID：200903085405435188

半導体装置の製造方法

Inventor：
安藤 岳

About 安藤 岳


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1998133792
Publication number (International publication number)：1999330271
Application date： May. 15, 1998
Publication date： Nov. 30, 1999
Summary：
【要約】【課題】 本発明はソース層、ドレイン層の表面にコバルトシリサイドを形成した半導体装置における寄生抵抗を低減し、特性の優れた半導体装置を製造する方法を提供することを目的とする。【解決手段】 シリコン基板1上の不純物拡散層の表面にコバルトシリサイドが形成されたnMOSFETおよびpMOSFETを有する半導体装置の製造方法において、pMOSFET形成領域22を覆い、nMOSFET形成領域21に開口を有するマスク9を用いて、nMOSFETの不純物拡散層15,17にイオン注入することによりアモルファス層を形成する工程と、前記マスク9を除去した後、前記シリコン基板上にコバルト膜を形成し、加熱処理を行ってコバルトシリサイドを形成する工程とを有する半導体装置の製造方法。
Claim (excerpt)：
シリコン基板上の不純物拡散層の表面にコバルトシリサイドが形成されたnMOSFETおよびpMOSFETを有する半導体装置の製造方法において、pMOSFET形成領域を覆い、nMOSFET形成領域に開口を有するマスクを用いて、nMOSFETの不純物拡散層にイオン注入することによりアモルファス層を形成する工程と、前記マスクを除去した後、前記シリコン基板上にコバルト膜を形成し、加熱処理を行ってコバルトシリサイドを形成する工程とを有する半導体装置の製造方法。
IPC (5)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336
FI (3)：
H01L 27/08 321 B ,  H01L 21/28 301 S ,  H01L 29/78 301 Y
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM