Pat
J-GLOBAL ID：200903085760775259

回折格子の製造方法及び半導体レーザの製造方法

Inventor：
森本 卓夫

About 森本 卓夫

, 
室谷 義治

About 室谷 義治


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998309124
Publication number (International publication number)：2000138413
Application date： Oct. 29, 1998
Publication date： May. 16, 2000
Summary：
【要約】【課題】局部的に回折格子を形成した基板上に結晶性の良好な半導体層を形成する。【解決手段】分布帰還型半導体レーザの回折格子を形成する工程において、レジストに回折格子パターンを露光する際、活性領域とその近傍にのみ回折格子パターンをEB露光し、EB露光されない領域は、Deep UVにより露光して、現像後、レジストが活性領域とその近傍にのみ残るようにし、且つ、レジストがある領域から無い領域にかけて、レジストで覆われる面積を漸減し、回折格子を形成した後の基板の平均的な高さが、回折格子形成領域とそうでないところで緩やかに変化するようにして、基板上に形成した半導体層の結晶性の劣化を防止する。
Claim (excerpt)：
半導体基板上全面にレジストを塗布する工程と、前記レジストの特定の位置に互いに平行な直線パターンから成る回折格子パターンを電子ビーム描画して前記レジストを局所的に電子ビーム露光する工程と、前記レジストを現像する工程と、前記現像を終えたレジストをエッチングマスクとして前記半導体基板をエッチングする工程とを併せ持ち、前記半導体基板の特定の位置に局所的に回折格子を形成する回折格子の製造方法において、前記半導体基板エッチング工程のレジストは、回折格子形成領域以外は全て除去されていることを特徴とする回折格子の製造方法。
IPC (4)：
H01S 5/12 ,  G02B 5/18 ,  G03F 7/40 521 ,  H01L 21/306
FI (4)：
H01S 3/18 642 ,  G02B 5/18 ,  G03F 7/40 521 ,  H01L 21/306 B
F-Term (27)：
2H049AA33 ,  2H049AA37 ,  2H049AA48 ,  2H049AA62 ,  2H096AA25 ,  2H096AA28 ,  2H096BA01 ,  2H096BA09 ,  2H096EA06 ,  5F043AA15 ,  5F043BB08 ,  5F043CC12 ,  5F043DD30 ,  5F043FF05 ,  5F043FF10 ,  5F043GG10 ,  5F073AA23 ,  5F073AA74 ,  5F073CA07 ,  5F073CA12 ,  5F073CA13 ,  5F073CA14 ,  5F073CA15 ,  5F073CA17 ,  5F073CA20 ,  5F073DA22 ,  5F073DA35
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM