Pat
J-GLOBAL ID：200903086934386890

トンネル磁気抵抗素子を利用した半導体記憶装置

Inventor：
杉林 直彦

About 杉林 直彦

, 
崎村 昇

About 崎村 昇

, 
本田 雄士

About 本田 雄士


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：2001007946
Publication number (International publication number)：2002216467
Application date： Jan. 16, 2001
Publication date： Aug. 02, 2002
Summary：
【要約】【課題】 接地ノイズによるノイズ電流がセンスアンプの入力部に流れず、低コストなMRAMを提供する。【解決手段】 複数のワード線と複数のビット線と複数のトンネル磁気抵抗素子を備える複数のセルアレイと、読出時に、読出セルが接続されるワード線である読み出しワード線を第1の電位の電圧源に接続する手段と、読出時に、読出セルが接続されるビット線である読み出しビット線を第1の電位とは異なる第2の電位を入力電位として有するセンスアンプの入力に接続する手段と、読出時に、読出セルが属するセルアレイのワード線であって読み出しワード線以外のものをフローティング状態にする手段と、読出時に、読出セルが属するセルアレイのビット線であって読み出しビット線以外のものをフローティング状態にする手段と、を備える。
Claim (excerpt)：
複数のワード線と、各々が前記複数のワード線と交差する複数のビット線と、各々が前記複数のワード線と前記複数のビット線の交点の各々において各ワード線と各ビット線との間に接続される複数のトンネル磁気抵抗素子を備える複数のセルアレイと、読み出し時に、読み出しの対象となるトンネル磁気抵抗素子が接続されるワード線である読み出しワード線を第1の電位の電圧源に接続する手段と、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が接続されるビット線である読み出しビット線を前記第1の電位とは異なる第2の電位を入力電位として有するセンスアンプの入力に接続する手段と、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が属するセルアレイのワード線であって前記読み出しワード線以外のものをフローティング状態にする手段と、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が属するセルアレイのビット線であって前記読み出しビット線以外のものをフローティング状態にする手段と、を備えることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。
IPC (5)：
G11C 11/15 ,  G11C 11/14 ,  H01L 27/105 ,  H01L 27/10 471 ,  H01L 43/08
FI (5)：
G11C 11/15 ,  G11C 11/14 A ,  H01L 27/10 471 ,  H01L 43/08 A ,  H01L 27/10 447
F-Term (8)：
5F083FZ10 ,  5F083GA09 ,  5F083JA60 ,  5F083KA03 ,  5F083KA06 ,  5F083LA02 ,  5F083LA03 ,  5F083LA28
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM