Pat

J-GLOBAL ID：200903087251560386

半導体素子及びその製造方法

Inventor： 松崎 明彦 ,  岩渕 昭夫
Applicant, Patent owner： サンケン電気株式会社
Agent (1)： 高野 則次
Gazette classification：公開公報
Application number (International application number)：2001389655
Publication number (International publication number)：2003188391
Application date： Dec. 21, 2001
Publication date： Jul. 04, 2003
Summary：

【要約】【課題】 耐圧向上を目的としてショットキ接合にPN接合を並置したJBS構造のショットキバリアダイオ-ドはチップ面積が大きくなった。【解決手段】 N+形の第1の半導体領域7の上にエピタキシャル層から成るN形の第2の半導体領域を形成する。断面形状において複数の島状部分9 ́を有するN+形の第3の半導体領域9を設ける。第3の半導体領域9の島状部分9 ́の相互間に面積の小さいP+形の第4の半導体領域10を設ける。第3の半導体領域9にショットキ接触し、第4の半導体領域に低抵抗接触するアノ-ド電極2を設ける。

Claim (excerpt)：

第1及び第2の主面を有する半導体基板と前記第1の主面に形成された第1の電極と前記第2の主面に形成された第2の電極とを有し、前記半導体基板は、前記第2の主面に露出するように配置され且つ第1導電形を有している第1の半導体領域と、前記第1の半導体領域に隣接配置され且つ前記第1の半導体領域よりも低い不純物濃度を有し且つ第1導電形を有している第2の半導体領域と、前記半導体基板の前記第1の主面に露出するように配置され且つ断面形状において所定間隔を有して並置された複数の部分又は領域を有し且つ前記第2の半導体領域よりも高い不純物濃度を有し且つ第1導電形を有し且つ前記第1の主面からの深さが前記第1の半導体領域に達しないように設定されている第3の半導体領域と、前記半導体基板の前記第1の主面に露出し且つ断面形状において前記第3の半導体領域の前記複数の部分又は領域の相互間に配置され且つ前記第1の主面からの深さが前記第3の半導体領域の深さと同一又はこれよりも浅く設定され且つ第1導電形と反対の第2導電形を有している第4の半導体領域とを備え、前記第1の電極は前記第3の半導体領域にショットキ接触し且つ前記第4の半導体領域に低抵抗接触し、前記第2の電極は前記第1の半導体領域に低抵抗接触していることを特徴とする半導体素子。

IPC (2)：

H01L 29/861 ,  H01L 29/872

FI (2)：

H01L 29/91 C ,  H01L 29/48 F

F-Term (5)：

4M104AA01 ,  4M104CC03 ,  4M104FF32 ,  4M104FF35 ,  4M104GG03

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-033716   Applicant：株式会社東芝
• 特開昭60-074582
  
• 半導体ダイオード
  Gazette classification：公開公報   Application number：特願平4-330329   Applicant：株式会社日立製作所